CN110729246B 半导体结构及其形成方法 （台湾积体电路制造股份有限公司）

US2018174970A1,2018.06.212对该金属栅极结构的一顶表面进行一表面处理，其中该表面处理将该栅极在该栅极电极上方形成一导电层，其中该导电层的形成包括2.如权利要求1所述的半导体结构的形成方法，其中该表面处理包括对该金属栅极结3.如权利要求2所述的半导体结构的形成方法，其中原位施加该等离子体及形成该导5.如权利要求1所述的半导体结构的形成方法，其中该导电层的形成包括使用两种气6.如权利要求5所述的半导体结构的形成方法，其中该两种气态前驱物的其中一种包8.如权利要求1所述的半导体结构的形成方法，其中该导电层从该金属栅极结构的该顶表面下方的位置延伸到该金属栅极结构的形成一金属栅极结构，该金属栅极结构包括一栅极介电层及一栅极对该第一金属层的该顶表面与该第二金属层的该顶表面进行钝化处通过在该金属栅极结构上方沉积一第三金属元素以形成一导电层，12.如权利要求11所述的半导体结构的形成方法，其中该导电层包括覆盖该合金的一13.如权利要求11所述的半导体结构的形成方法，其中该钝化处理包括使用选自氧及14.如权利要求11所述的半导体结构的形成方法，其中该化合物包括一第一金属元素315.如权利要求11所述的半导体结构的形成方法，其中该导电层包括钨且该插塞部件将该金属栅极堆叠的一顶部转变为一合金，其中该金属栅极堆17.如权利要求16所述的半导体结构的形成方法，其中该金属栅极堆叠的该顶部的转变也包括对该金属栅极堆叠的该顶部进行一钝化18.如权利要求17所述的半导体结构的形成方法，其中该钝化工艺是氧化处理或氮化19.如权利要求16所述的半导体结构的形成方法，其中该合金的一顶表面具有凹陷形20.如权利要求16所述的半导体结构的形成方法，其中该金属栅极堆叠包括一盖层和一金属栅极结构，包括一栅极介电层和一栅极电极，在垂直于一插塞部件，设置于该金属栅极结构上方，其中该插塞部件与该23.如权利要求21所述的半导体结构，其中该第一金属是选自由钽、钛及铝所构成的26.如权利要求21所述的半导体结构，其中该插塞部件与该导电层之间的界面的接触4一金属栅极结构，在垂直于该金属栅极结构的纵向方向的一极结构包含一第一侧壁及相对于该第一侧壁的一一合金层，沉积于该金属栅极结构上，该合金层从该金属该第二金属元素的一金属膜，沉积于该合金层上且位于该合金层的一最顶表面上方；31.如权利要求30所述的半导体结构，其中该金属栅极结构包括该第一金属元素且大一金属栅极结构，包括一栅极介电层和一栅极电极层在垂直于一导电层，沉积于该栅极电极层上且接触该栅极电极38.如权利要求37所述的半导体结构，其中该栅极电极层包括一第一金属和一第二金39.如权利要求37所述的半导体结构，其中该导电层从该金属栅极结构的一顶表面下5方的位置垂直地延伸至该金属栅极结构的该40.如权利要求39所述的半导体结构，其中在该金属栅极结构的该顶表面下方的该导6设计的技术的进步造成集成电路世代的产生，每一世代的电路比前一世代更小且更复杂。在集成电路的发展过程中，通常增加了功能密度(亦即，每芯片面积所内连接的装置的数二金属层的顶表面共平面。对第一金属层的顶表面与第二金属层的顶表面进行钝化处理，7[0010]图3A及图3B是示出根据本发明的各种样态中一实施例的半导体装置的制造方法8在随后的描述中在第二部件的上或上方形成第一部件可以包含第一和第二部件以直接接空间相关用语用于涵盖包括多个部件的装置9半导体(PMOS)装置及N型金属氧化物半导体(NMOS)装置的互补型金属氧化物半导体(CMOS)[0053]图1A是示出半导体结构(即装置或半导体装置)100沿着如图1B所示的半导体结构面装置，例如PMOS装置、NMOS装置或CMOS装置的一部分，而图2是示出了三维PMOS或NMOSFinFET装置。图3A及图3B是示出根据本发明的各种实施例的形成半导体结构100及半导体可以通过布植氧隔离(separationbyimplantationofoxygen，SIMOX)工艺、晶圆接合构100的主动区。隔离部件可包含例如氧化硅、氮化硅、氮氧化硅、掺氟硅酸盐玻璃STI)结构、深沟槽隔离(deeptrenchisolation，DTI)结构及/或局部氧化硅(local构的源极/漏极部件106，进而在虚设栅极结构下方及源极/漏极部件106之间形成通道区以将多余的ILD材料从半导体结构100的顶料从半导体结构100的表面去除。在一些实施例中，HKMG结构120具有栅极高度Hg在大约[0061]高介电常数的栅极介电层122可包括含一种或多种高介电常数的介电材料(或一(块状导电层)154可包括钨。在另一范例中，栅极电极124包括三种不同的功函数金属层[0064]取决于所需的装置的类型(PMOS或NMOS)，功函数金属层可以是p型或n型功函数层154可为三种不同的n型功函数金属层。n型功函数金属层包括具有足够低的有效功函数气(NH3)的气体。等离子体处理中所使用的气流可在大约100sccm到大约10000sccm的范围内。等离子体可以在大约摄氏150度到摄氏350度之间的操作温度下以及在大约50mTorr到约5000W之间的偏压下、在大约摄氏200度的温度及大约1100mTorr的工艺压力下进行O2等150、功函数金属层152和功函数金属层154的顶表面可分别包含各个功函数金属层的自然功函数金属层152和功函数金属层154的顶表面氧化并形成均匀的钝化层504(即氧化层)，电阻-电容延迟等)的稳定性。钝化层504(即氧化层)可具有位于栅极电极124的顶表面136步骤314期间进行的表面处理可在相同于后续步骤中形成导电层126和插塞部件132的工艺[0068]请参照图3B，在方法300的步骤316中，在HKMG结构120的顶表面上成长导电层前驱物组合物并调节适当的工艺条件，沉积的导电元素与钝化层504内的非导电元素(例会将钝化层504的化合物转变为包括从气态前驱物引入的导电元素以及来自功函数金属层在多层高电阻的功函数金属层的界面，因此插塞部件与导电层126之间的界面的接触电阻二气态前驱物至HKMG结构120的顶表面。第一气态前驱物可包括含有导电元素(例如，W、第二气态前驱物包括例如硅(Si)和氢(H)的元素。第二气体前驱物的例子包含氢(H2)和硅烷(SiH4400度到大约摄氏520度之间的温度下、大约5Torr到大约50Torr之间的工艺压力下进行沉属层152和功函数金属层154可包括不同的金属元素，分别表示为第一金属702、第二金属功函数金属层154正上方的中心区域754。侧边区域750富含第一金属702(亦即，第一金属增加在形成合金700的后的步骤316期间以循环的方式所进行的第一气态前驱物和第二气712被取代的机会较高。因此，导电层126的底部可以被认为是合金700与非金属的残留物含氮化钛硅(TiSiN)，包含氮化钛硅的盖层140可以在步骤314中的氧化表面处理期间被氧316中将钝化层504转变为导电层126的一部分，包含盖层140的顶部也会转变为导电层126金属层152和功函数金属层154分别包含氮化钽(TaN)层、氮化钛(TiN)层和钛铝(TiAl)层。上方的合金700可高于功函数金属层150上方的数金属层152和功函数金属层154分别包含氮化钽(TaN)层、钛铝(TiAl)层和氮化钛(TiN)140上方连续地延伸。如图7H所示，由于在特定的氧化表面处理中TiSiN的氧化速率高于通常低于插塞部件132与栅极电极124的顶表面(包含金属层150、金属层152和金属层154)之间的界面的接触电阻，进而减轻HKMG结构120的多个功函数金属层与插塞部件132之间ILD层130中的开口)从栅极电极的中心偏移一定距离，其表示在图案化工艺期间发生了未二极管、金属氧化物半导体场效晶体管(MOSFET)、CMOS晶体管、双极性接面型晶体管的各种部件或结构的各种纵向内连线部件(例如，插塞及/或通孔)及/或横向内连线部件栅极结构(未示出)和栅极间隔物228。之后，方法300在鳍结构204上形成源极/漏极部件以高介电常数的金属栅极(HKMG)结构220取代虚设栅极结构。半导体结构200的部件可包一步在HKMG结构220的顶表面上形成类似于半导体结构100的导电层126的导电层226。之层130类似的第二ILD层230，且通过与形成插塞部件132的上述方法类似的方式在第二ILD栅极结构与插塞部件之间的界面由于金属栅极结构内存在一层或多层功函数金属层所引与导电层之间的界面的接触电阻低于插塞部件与金属栅极结构之间的术领域中技术人员也可理解与上述等同的结构或工艺并未脱离本发明实施例的构思和保