CN110942799B 有多种纠错功能的存储器器件和存储器系统及其操作方法 （三星电子株式会社）

US2016132388A1,2016.0US2016188405A1,2016.US6256762B1,2001.有多种纠错功能的存储器器件和存储器系提供了有多种纠错功能的存储器器件和存用于向第一存储器区域和第二存储器区域发送或从第一存储器区域和第二存储器区域接收数通过输入/输出线接收的第一存储器区域的第一对通过输入/输出线接收的第二存储器区域的第2存储器单元阵列，包括多个存储器区域，所述多个存储器区域包输入/输出电路，被配置为放大来自所述存储器单元阵列的输出并且出线，所述多条输入/输出线用于向所述多个存储器区域发送或从所述多个存储器区域接纠错电路，其中所述第一子纠错电路用于对通过所述多条输入/输出线接收的所述第一存储器区域的第一数据位执行第一纠错操作，所述第二子纠错电路用于对通过所述多条输切换电路，连接在所述存储器单元阵列和所述第一子纠错所述多条输入/输出线包括仅连接到所述第一存储器区域的第一输入/输出线和仅连所述切换电路被配置为将所述第一子纠错电路仅电连接到所述第一输入/输出线和所所述切换电路被配置为将所述第一子纠错电路从所述第一输入/输出线电断开，并且其中，所述第一子纠错电路对包括在所述第一存储器区域中其中，所述第二子纠错电路对包括在所述第一存储器区域在所述第二存储器区域中的所有存储器单元所述第一存储器区域和所述第二存储器区域各自包括子存储所述第二输入/输出线对应于包括在所述第二存储器区域中的子存储验位写入包括在所述第一存储器区域中的其它子存储器错电路在其中写入奇偶校验位的子存储器区域的数量与在其中写入数据位的子存储器区域的数量的比率高于在所述第二纠错操作期间由所述第二子纠错电路在其中写入奇偶校验位的子存储器区域的数量与在其中写入数据位的子存储器区域系统执行高温工艺时具有高于所述存储器单元阵列中的存储器单元的操作温度的温度的3包括在所述多个存储器区域中的子存储器区域连接到从所述多个读出放大器延伸的存储器单元阵列，包括多个存储器区域，所述多个存储器区域包输入/输出电路，被配置为放大来自所述存储器单元阵列的输出并且出线，所述多条输入/输出线用于向所述多个存储器区域发送或从所述多个存储器区域接纠错电路，其中所述第一子纠错电路用于对通过所述多条输入/输出线接收的所述第一存储器区域的第一数据位执行第一纠错操作，所述第二子纠错电路用于对通过所述多条输入/输出线接收的所述第二存储器区域的第二数据位执行切换电路，连接在所述存储器单元阵列和所述第一子纠错控制逻辑，被配置为控制所述切换电路仅将所述第一存储器区域其中，所述多条输入/输出线包括仅连接到所述第一存储器区域其中，所述第一子纠错电路对包括在所述第一存储器区域中其中，所述第二子纠错电路对包括在所述第一存储器区域在所述第二存储器区域中的所有存储器单元4[0002]于2018年9月21日在韩国知识产权局提交并且标题为“具有多种纠错功能的存储器器件已经需要具有以下特性：例如，动态随机存取存储器(dynamicrandom-access存取存储器)(staticRAM，SRAM)的高速度等。例如，下一代存储器器件可以包括磁RAM(magneticRAM，MRAM)、相变RAM(phase-changeRAM，PRAM)、纳米浮栅存储器(nano-用于向多个存储器区域发送或从多个存储器区域接收数据位和奇偶校验位；以及纠错电器区域的第一数据位执行第一纠错操作的第一子纠错电路和用于对通过输入/输出线接收用第一子纠错电路，对通过与第一存储器区域相对应的输入/输出线要存储在第一存储器子纠错电路，对通过与第二存储器区域相对应的输入/输出线要存储在第二存储器区域中5括多个子纠错电路，该多个子纠错电路包括用于对通过输入/输出线接收的第一存储器区域的第一数据位执行第一纠错操作的第一子纠错电路，以及用于对通过输入/输出线接收到第一子纠错电路，并控制切换电路以选择性地将第二存储器区域连接到第二子纠错电[0018]图6C示出了根据示例实施例的作为存储器器件的切换电路的多路复用器[0022]图7D示出了根据示例实施例的存储器器件的第一子存储器区域和第二子存储器6要写入第一存储器区域110的数据或者要从第一存储器区域110读取的数据执行第一纠错[0029]第二存储器区域120可以对应于具有比第一存储器区域110更低误码率的存储器数据或者要从第二存储器区域120读取的数据执[0030]由第一子纠错电路410执行的第一纠错操作可以检测和纠正相比由第二子纠错电[0031]在存储器系统1中，第一子纠错电路410可以对要写入第一存储器区域110或要从的第一存储器区域110中的位错误。由于需要较高的奇偶校验位与数据位比率的第一纠错操作仅对受高温工艺影响很大的第一存储器区域110执行，因此可以减少存储器开销存储器器件10发送到存储器控制器20的读取数据和从存储器控制器20发送到存储器器件[0034]存储器单元阵列100可以包括多个存储器单元。多个存储器单元可以以具有行和列的矩阵结构来排列。存储器单元阵列100可以包括连接到多个存储器单元的多条字线和7[0036]根据示例实施例的存储器器件10可以将存储器单元阵列100分割成多个区域，并且使用纠错电路400中的多个纠错电路，对多个区域中的数据位执行不同的纠错功能。例列100的部分区域连接到用于执行第一纠错功能的第一子纠错电路，并将存储器单元阵列100的其他部分区域连接到用于执行第二纠错功能的第二子区域的温度由于高温工艺而超过操作温度时的第一存储器区域。存储器单元阵列100的第二区域可以对应于当存储器单元的区域的温度在高温工艺中保持在低于或处于操作温度[0038]例如，为了减少存储器单元阵列100的第一存储器区域和第二存储器区域两者的数据位的数据位错误，可以增加第一存储器区域和第二存储器区域的数据位的奇偶校验在相同的存储器电容中的数据位，存储器控制器20可以基于命令/地址信号CA和控制信号器件可以包括：例如，只读存储器(readonlymemory，ROM)、可编程ROM(programmable(electricallyerasableandprogrammableROM，EEPROM)、快闪存储8低功率双数据速率(lowpowerdoubledatarate，LPDDR)SDRAM、图形双数据速率[0043]存储器单元阵列100可以包括连接到字线和位线的多个存储器单元。存储器单元阵列100可以通过全局字线连接到行解码器700，并且通过全局位线连接到输入/输出电路个存储器单元可以包括，例如，多级单元(multi-levelcell，MLC)、三级单元(triple-可以输出各种内部控制信号，以用于将数据写入存储器单元阵列100中或者以用于从存储电压发生器以生成写入电压、读取电压和擦除电压。基于命令/地址信号CA和控制信号器800来选择多条位线中的一条并且激活输入/输出电路200中的多个读出放大器当中与所[0045]输入/输出电路200可以通过切换电路300连接到纠错电路400。控制逻辑500可以示例实施例，切换电路300可以通过k条输入/输出线连接到输入/输出电路200，用于向输成切换信号SS。切换信号SS可以控制切换电路300以选择性地控制输入/输出电路200和纠电路400中的多个子纠错电路ECC1至ECCn中的一个可以对要写入存储器单元阵列100中的一些存储器单元的数据或者要从存储器单元阵列100中的一些存储器单元读取的数据执行[0047]纠错电路400可以包括用于执行纠错操作的多个子纠错电路ECC1至ECCn。根据示9例实施例，子纠错电路ECC1至ECCn可以纠正不同数量的位错误或者检测不同数量的位错切换电路300的切换操作，纠错电路400可以将写入数据WD和生成的奇偶校验位PBs发送到存储器单元阵列100中的多个存储器单元中的一些存储器单元(例如，第一存储器区域)接括第一存储器区域110和第二存储器区域120。输入/输出电路200可以包括第一子输入/输出电路210和第二子输入/输出电路220。第一子输入/输出电路210可以通过x条输入/输出子输入/输出电路220可以通过y条输入/输出线连接到切换电路300，向切换电路300发送y=x+y)。以由第一子输入/输出电路210中的x个读出放大器放大，并通过x条输入/输出线输入到切由第二子输入/输出电路220中的y个读出放大器放大，并通过y条输入/输出线输入到切换[0051]根据示例实施例，在写入操作期间，来自切换电路300的数据可以通过第一子输可以通过第二子输入/输出电路220写入第二存储器区域120中的存[0052]子纠错电路ECC1至ECCn可能需要不同数量的输入/输出线来执行不同的纠错操420可能需要y条输入/输出线，因为第一子纠错电路和第二子纠错电路的纠错操作可以基于从不同的输入/输出线接收或要发送到不同的输入/输出线的数据位DBs或奇偶校验位写入第一存储器区域110中的存储器单元的或从第一存储器区域110中的存储器单元读取域120中的存储器单元读取的第二数据可以包括第二数据位和第二奇偶校验位。第二数据子纠错电路410可以通过50条输入/输出线当中的32条输入/输出线来发送或接收数据位发送或接收奇偶校验位PBs。由于第一子纠错电路410可以包括用于发送或接收数据位DBs的32条输入/输出线和用于发送或接收奇偶校验位PBs的18条输入/输出线，为了执行第一接收数据位DBs的输入/输出线的比率可以是1子纠错电路420可以通过78条输入/输出线当中的64条输入/输出线来发送或接收数据位出线与用于发送或接收数据位DBs的输入/输出线的比率，以检测和纠正更大数量的位错[0057]参考图5A，存储器单元阵列100可以包括第一存储器区域110和第二存储器区域工艺可以是焊接工艺或在高温下执行的任何工艺。纠错电路400可以执行纠错操作以检测[0061]再次参考图5A，子存储器区域101可以通过输入/输出电路200连接到切换电路全局位线GBL从每个子存储器区域101接收的数据，并且通过相应的输入/输出线IOLN将放大后的数据发送到切换电路300。例如，每个读出放大器SA可以通过相应的输入/输出线从存储器单元阵列100输出的包括数据位DBs和奇偶校验位PBs的读取数据，来执行用于检纠错电路ECC1/410可以将用于纠正或检测数据位DBs的错误的奇偶校验位PBs和数据位DBs切换电路300相对应的多路复用器310[0065]存储器器件10可以通过使用图6A中的第一子纠错电路410，对受高温工艺影响的第一存储器区域110中的第一数据执行第一纠错操作，并且通过使用图6B中的第二子纠错[0066]参考图6A，在存储器器件10的第一纠错操作期间，控制逻辑500可以向切换电路300发送切换信号SS。切换信号SS可以控制将第一存储器区域110的子存储器区域101连接验位PBs，并将数据位DBs和奇偶校验位PBs写入第一存储器区域110中的子存储器区域101错电路410可以通过将数据位DBs(例如，32个数据位)发送到32个子存储器区域101来将写偶校验位PBs发送到18个子存储器区域101来将写入数据WD的奇偶校验位(例如，18个奇偶可以存储写入数据WD的数据位DBs，并且第一存储器区域110的其它子存储器区域101可以测和纠正存储在第一存储器区域110中的数据的错误来生成。根据示例实施例，控制逻辑500可以控制行解码器700和列解码器800读取存储在第一存储器区域110的至少一些存储[0070]参考图6B，在存储器器件10的第二纠错操作期间，控制逻辑500可以向切换电路300发送切换信号SS。切换信号SS可以控制将第一存储器区域110和第二存储器区域120的子存储器区域101连接到第二子纠错电路420。由于第二存储器区域120和第一存储器区域者用于从第一存储器区域110和第二存储器区域120读取数据的读取操作类似于以上关于[0072]参考图6A和图6B，由纠错电路400中的第一子纠错电路410和第二子纠错电路420执行的第一纠错操作和第二纠错操作可以纠正不同数量的位错误或检测不同数量的位错并且第二子纠错电路420可以在第二纠错操作中纠正2个位错误和/或检测3个位错误。例量的比率可以高于第二纠错操作中的奇偶校验位PBs的数量与数据位DBs的[0073]例如，第一子纠错电路410可以将数据位DBs发送到第一存储器区域110中的32个校验位PBs的输入/输出线IOLN的数量与用于发送数据位DBs的输入/输出线IOLN的数量的和第二存储器区域120中的64个子存储器区域101，并将奇偶校验位PBs发送到14个子存储器区域101。因此，用于发送奇偶校验位PBs的输入/输出线IOLN的数量与用于发送数据位DBs的输入/输出线IOLN的数量的比率可以是切换信号SS，多路复用器310可以类似于以上关于图6A和图6B描述的切换电路300进行操储器区域120中的至少一个中的数据发送到第一子纠错电路410和第二子纠错电路420中的域120的两个存储器区域以及包括第一子纠错电路410和第二子纠错电路420的两个子纠错[0076]图7A示出了根据示例实施例的执行第一纠错操作的存储器器件10a。图7B示出了根据示例实施例的执行第二纠错操作的存储器器件10a。图7C示出了根据示例实施例的包括与切换电路300相对应的多路复用器310的存储器器件10a。图7D示出了根据示例实施例的第一子存储器区域101a和第二子存储器区域101域120可以包括存储器单元阵列100a中的第二区域，其没有用斜线标记。第二存储器区域[0078]例如，第一子存储器区域101a和第二子存储器区域101b可以通过全局位线GBL向纠错电路400发送数据位DBs或奇偶校验位PBs，或者可以通过全局位线GBL从纠错电路400110的部分。第二子存储器区域101b中的第二存储器单元MC(120)可以不受高温工艺影响，第二子存储器区域101b中不受高温工艺影响的第二存储器单元MC(120)可以是每个第二子温工艺影响的第一存储器单元MC(110b)可以是每个第二子存储器区域101b的右侧区域中是每个第二子存储器区域101b的左侧区域中的存储响的第一存储器区域110的数据或者从受高温工艺影响的第一存储器区域110读取的数据的第二存储器区域120的数据或从不受高温工艺影响的第二存储器区域120读取的数据执300发送切换信号SS。切换信号SS可以控制将与第一存储器区域110相对应的输入/输出线验位PBs写入第一存储器区域110a和110b中的写入操作或者用于从第一存储器区域110读取数据位DBs或奇偶校验位PBs的读取操作类似于以上关于图6A和图6300发送切换信号SS。切换信号SS可以控制将与第二存储器区域120相对应的输入/输出线IOLN连接到第二子纠错电路420。与第二存储器区域120相对应的输入/输出线IOLN可以通120读取数据的读取操作类似于以上关于图6A和以生成从主机HOST接收到的写入数据WD的奇偶校验位PBs。存储器控制器20可以向存储器器20可以确定与生成奇偶校验位PBs的特定