CN111293090B 连接结构及其形成方法 （三星电子株式会社）

US2018130749A1,2018.一钝化层并从第一钝化层向上突出的第一导电2所述再分布层部分在所述过孔部分上水平地延伸跨过所述过孔8.根据权利要求1所述的连接结构，还包括所述第一导电图案的底表面上的第一籽晶3直穿透所述第二钝化层以填充设置在所述第二钝化层中的第二开口并与所述第一导电图所述第一导电图案的底表面上的第一籽晶图案，所述第一导电图所述第二导电图案的底表面上的第二籽晶图案，所述第二导电图形成多个第一导电图案，所述多个第一导电图案填充所述多个第一开口在所述第一钝化层上形成第二钝化层，所述第二钝化层具有暴在所述第二钝化层上形成多个第二导电图案，所述多在所述第二钝化层上形成覆盖所述多个第二导电图其中，所述多个第二导电图案中的每一个包括：在所述第二钝化4图案化所述第一导电层和所述第一籽晶层以将所述第一导电层转换为所述多个第一图案化所述第二导电层和所述第二籽晶层以将所述第二导电层转换为所述多个第二5[0002]本申请要求于2018年12月6日在韩国知识产权局递交的韩国专利申请No.10-[0006]本发明构思的示例实施例提供了一种用于半导体封装的具有改进结构稳定性的[0007]示例实施例还提供了一种用于半导体封装的具有增强电特性的连接结构及其形[0008]示例实施例还提供了一种用于半导体封装的没有图案异常的连接结构及其形成6[0012]图1A至图1G图示了示出根据示例实施例的形成半导体封装的连接结构的方法的[0014]图2A至图2C图示了示出根据示例实施例的用于半导体封装的图1G所示的连接结[0016]图4A至图4F图示了示出根据示例实施例的图3D所示的半导体封装的示例的横截[0017]下面将结合附图描述根据本发明构思的示例实施例的半导体封装的连接结构及[0021]图1A至图1G图示了示出根据示例实施例的形成半导体封装的连接结构的方法的化层110可以包括氧化硅、氮化硅或聚合物。每个第一开口111可以部分地露出下钝化层7[0026]参考图1B，可以在承载基板100上设置具有相对较小厚度的第一籽晶层112a和具[0028]参考图1C，第一籽晶层112a和第一导电层114a可以分别转换为第一籽晶图案112图案化第一籽晶层112a和第一导电层114a。第一导电图案114可以填充对应的第一开口[0031]参考图1E，可以在第二钝化层120上设置有具有相对较小厚度的第二籽晶层122a[0032]第二籽晶层122a和第二导电层124a的形成可以与上面参考图1B所述的第一籽晶8[0034]每个第二导电图案124可以具有在第二钝化层120上水平延伸的线部分和竖直穿第三导电图案134可以电连接到对应的第二导电图案124。可以在第三钝化层130上形成第相同或相似的玻璃基板时，可以进一步执行切片工艺以将晶片级承载基板100分离为多个[0037]因为第一连接结构11包括刚性承载基板100，所以第一连接结构11可以具有机械[0038]对于第一连接结构11，第一导电图案114可以用作诸如焊球之类的端子将附接到接到第一导电图案114的再分布层。第四导电图案144可以通过第二导电图案124和第三导电图案134电连接到第一导电图案114，并且第四导电图案144可以用作诸如焊球或焊料凸一连接结构11可以包括用作凸块下金属(UBM)的第一导电图案114和用作再分布层的第二第一连接结构11还可以包括第三导电图案134和第四导电图案144之间用作再分布层的导化层130和第四钝化层140中的对应钝化层的尾部部分。第一导电图案114的头部部分和尾图案134和第四导电图案144中的每一个的尾部部分可以用作过孔。第二导电图案124和第9114中的构成元件。该说明也适用于第二导电图案124、第三导电图案134和第四导电图案第一导电图案114，然后可以在第一钝化层110上形成第二钝化层120以覆盖第一导电图案114。尽管第一导电图案114比第二导电图案124、第三导电图案134和第四导电图案144厚案124可以沿着该特定钝化层的起伏而弯曲。具有起伏的该特定钝化层可以给形成在该特[0047]图2A至图2C图示了示出根据示例实施例的用于半导体封装的图1G所示的连接结[0048]参考图2A，可以提供第二连接结构12以进一步包括至少一个第一虚设图案114d[0049]每个第一虚设图案114d可以设置在相邻的第一导电图案114之间的第一钝化层案114d可以防止第二钝化层120在第一导电图案114之间具有起伏。当在平面图中观察时，[0050]每个第二虚设图案124d可以设置在相邻的第二导电图案124之间的第二钝化层案124d可以防止第三钝化层130在第二导电图案124之间具有起伏。当在平面图中观察时，以与第一导电图案114同时形成。每个第一附加图案114g可以设置在相邻的第一导电图案片焊盘210。诸如焊球之类的连接端子220可以设置在芯片焊盘210和第四导电图案144之可以可选地执行蚀刻工艺以去除第一籽晶图案112通过开口106暴露的可以被制造为包括安装在第一连接结构11上的半导体芯片200。第一连接结构11可以用作一导电图案114和外部端子108之间的界面处可以不产生金属间化合物。附加地或备选地，[0061]图4A至图4F图示了示出根据示例实施例的图3D所示的半导体封装的示例的横截[0062]参考图4A，半导体封装2可以设置为包括安装在用作封装基板的第一连接结构11晶图案112可以介于第一导电图案114和外[0064]参考图4B，半导体封装3可以设置为包括安装在用作封装基板的第二连接结构12二导电图案124之间的第二钝化层120上的一个或多个第二虚设图案124d。第一虚设图案在形成第二钝化层120和第三钝化层130[0065]参考图4C，半导体封装4可以设置为包括安装在用作封装基板的第三连接结构13图案124g、第三附加图案134g和第四附加图案144g。第一附加图案114g、第二附加图案124g、第三附加图案134g和第四附加图案144g可以用作向半导体芯片200提供电力或者使[0066]参考图4D，半导体封装5可以设置为包括安装在用作封装基板的第三连接结构14上的半导体芯片200。如上面参考图2C所述，第四连接结构14可以包括形成在第一钝化层替第一虚设图案114d和第二虚设图案124d，半导体封装5可以包括分别形成在第一钝化层刻工艺以从第一钝化层110去除表面损伤或外来物质，该表面损坏或外来物质可能是在图[0068]当第一钝化层110的厚度减小时，第一导电图案114可以从变薄的第一钝化层110向外突出。第一导电图案114的突出可以增加第一导电图案114和外部端子108之间的接触[0069]参考图4F，半导体封装7可以设置为包括安装在用作封装基板的第一连接结构11封装30安装在图3D的半导体封装1内。第一连接结构11可以替换为图4B至图4E所示的第二[0070]半导体封装30可以包括安装在封装基板300上的一个或多个半导体芯片320和[0071]一些第四导电图案144可以用于第一连接结构11和半导体芯片200之间的电连连接结构11和半导体芯片200可以通过半导体芯片200的芯片焊盘210与一些第四导电图案基板300与其他第四导电图案144之间的连接端子360如焊球图案314和上导电图案334彼此电连接的中间[0073]下导电图案314可以对应于第一导电图案114，上导电图案334可以对应于第四导基板300的形成可以与第一连接结构11的11可以替换为图4B至图4E所示的第二连接结构12、第三连接结构13和第四连接结构14之权利要求应被解释为包括其他实施例。