城市轨道交通电工电子技术课件：认知数字电路与集成逻辑门电路

认知数字电路与集成逻辑门电路二进制数转换为十进制数：整数的转换--连除法26213余数2062132021101除基数得余数作系数从低位到高位十进制数转换为二进制数：（3）八进制（Octalnumber）--逢八进一

数码：0~7位权：（4）十六进制（Hexadecimalnumber）--逢十六进一数码：0~9,A,B,C,D,E,F位权：任意（N）进制数展开式的普遍形式：—第i位的系数,—第i位的权二、十、十六进制的数码比较：十进制二进制十六进制十进制二进制十六进制0000010011201023011341004510156110671117810008101010910019A111011B121100C131101D141110E151111F

编码：编码：用二进制数表示文字、符号等信息的过程。二进制代码：编码后的二进制数。几种常见的BCD代码：8421码2421码5421码00000001001000110100012348421码与十进制码的对应关系：余3码十进制数码：8421码：十进制数码：8421码：5678901010110011110001001

逻辑代数及基本运算一、逻辑代数（布尔代数BooleAlgebra）（开关代数）逻辑：事物因果关系的规律。逻辑函数:逻辑自变量和逻辑结果的关系逻辑变量取值：01

分别代表两种对立的状态二、三种基本逻辑运算（与、或、非）（1）与逻辑（逻辑乘）和与门决定一事件的所有条件都具备时事件才发生的逻辑关系功能表ABY断断断合合断合合灭灭灭亮真值表ABY000110110001逻辑函数式Y=A•B逻辑符号&ABY与门（ANDgate)（2）或逻辑（逻辑加）和或门

决定一事件结果的诸条件中，只要有一个或一个以上具备时，事件就会发生的逻辑关系。ABY000110110111逻辑函数式逻辑符号ABY真值表或门（ORgate)（3）非逻辑（逻辑反）和非门

只要条件具备了，事件便不会发生；条件不具备，事件一定发生的逻辑关系。真值表AY0110逻辑函数式逻辑符号非门（NOTgate)1、常量之间的关系（常量：0和1）加：0+0=00+1=11+1=1

乘：0·0=00·1=01·1=1

非：2、变量和常量的关系（变量：A、B、C…）加：A+0=AA+1=1A+A=A乘:A·0=0A·1=AA·A=A

非：3、与普通代数相似的定理交换律

逻辑代数的运算法则4、吸收律5、德摩根定律(反演律)结合律分配律例

应用逻辑代数运算法则化简下列逻辑式：[解]晶体管的开关作用晶体管的输出特性曲线上有三个区：放大区、饱和区、截止区，如图示：iC

/mAuCE

/V50µA40µA30µA20µA10µAIB=0O24684321放大区截止区饱和区1.晶体管工作于放大区条件：发射结正偏集电结反偏晶体管电压与电流的关系：2.晶体管工作于饱和区各电压、电流的关系为：3.晶体管工作于截止区条件：两个结反偏截止区：IC=ICEO

0由上分析可知：晶体管饱和时，集电极与发射极之间如同开关的闭合，其间电阻很小；当晶体管截止时，集电极与发射极之间如同开关的断开，其间电阻很大。这就是晶体管的开关作用。条件：两个结正偏特点：IC

IB基本逻辑门电路二极管门电路三极管门电路二极管门电路

+VCCABFR1、二极管与门

在输入A、B中，只要有一个（或一个以上）为低电平，则输出F为低电平；只有输入A、B全为高电平时，输出F才为高电平。可见输入与输出呈现与逻辑关系：与逻辑关系表达式F=ABABF000110110001与逻辑关系真值表：ABF&与逻辑关系逻辑符号：2、二极管或门ABR-VCCF

只要输入A、B中一个为高电平，则输出F为高电平；只有输入A、B同时为低电平时，输出F才为低电平。可见输入与输出呈现或逻辑关系。或逻辑关系式:

F=A+BABF>1或逻辑关系逻辑符号：ABF000110011或逻辑关系真值表：111三极管门电路1、晶体管非门•+VCCRC–VSSR2R1AF

当A为低电平时，输出端为高电平。当A为高电平时，输出端为低电平，实现非运算。A1F非逻辑真值表AF0011逻辑关系式逻辑符号2、三极管与非门•+VCCRC–VSSR2R1FRAB与非逻辑式：逻辑符号：AB&与非逻辑真值表：111000011011ABF3、三极管或非门•+VCCRC–VSSR2R1AFB或非逻辑式：逻辑符号：或非逻辑真值表：100000011011ABFAB≥12、工作原理ABCV1R1R2V2V3V4V5R5R3R4F

+VCC设输入端A、B、C的输入信号的高、低电平分别为3.6V、0.3V。（1）当

A、B、C中有低电平时V2、V5截止V3、V4导通（2）当

A、B、C同时为高电平时理论：实际：V2、V5导通V3、V4截止则输出为：UF=UCE(sat)≤0.3V由以上分析可知：

当输入端A、B、C均为高电平时，输出端Y为低电平。当输入端A、B、C中只要有一个为低电平，输出端F就为高电平,正好符合与非逻辑关系。注意：TTL逻辑电路的输入端悬空时，输入为1的状态TTL与非门的外特性及其主要参数1.电压传输特性

电压传输特性是指：输出电压随输入电压变化的关系曲线3.6VAB0uO/VuI/V12341234CDE0.3V阈值电压2.主要参数

（1）输出高电平和输出低电平:

对通用TTL与非门，输出高电平UOH2.4V，输出低电平UOL≤0.4V（2）阈值电压（门槛电压）UTH

电压传输特性转折区中点所对应的输入电压值为阈值电压AB0uO/VuI/V12341234CDE阈值电压一般TTL与非门的UTH=1.4V（3）扇出系数No扇出系数是指输出端最多能带同类门的个数。它反映了与非门的最大负载能力。对于TTL与非门扇出系数一般为8-10

总结任务一一、数制和码制16=24计算机程序16i09，AF十六进制8=23计算机程序8i07八进制2=21数字电路2i0，1二进制日常10i09十进制备注应用位权基数种类

各种数制之间的相互转换，特别是十进制→二进制的转换，要求熟练掌握。码制：常用的BCD码有8421码、2421码、5421

码、余3码等，其中以8421码使用最广泛。1.三种基本逻辑运算：与、或、非2.

逻辑代数的运算法则

是推演、变换和化简逻辑函数的依据，有些与普通代数相同，有些则完全不同，要认真加以区别。这些定理中，摩根定理最为常用。真值表函数式逻辑符号[练习]求下列函数的反函数（用摩根定理），并化简。[解]二、逻辑代数及应用三、晶体管的开关作用数字电路就是利用晶体管的开关作用进行工作的。四、基本逻辑门电路二极管与门、二极管或门、晶体管非门、与非门、或非门真值表函数式逻辑符号五、TTL门电路

TTL门电路的电路结构、工作原理、外特性及主要参数任务二认知组合逻辑电路组合逻辑电路的分析

已知组合逻辑电路图，确定它们的逻辑功能。（2）对逻辑函数表达式化简或变换组合逻辑电路：逻辑电路在某一时刻的输出状态仅由该时刻电路的输入信号所决定。分析步骤：（1）根据逻辑图，写出逻辑函数表达式（4）由状态表确定逻辑电路的功能（3）根据最简表达式列出状态表组合逻辑电路的分析

组合逻辑电路的分析:逻辑函数用下列三种方法表示：

逻辑表达式、逻辑状态表和逻辑图分析下图逻辑电路的功能。状态表ABY000011101110功能:当A、B取值不相同时，输出为1。是异或门。F&&&AB&解:（1）由逻辑图写出逻辑函数表式，并进行化简。（2）由逻辑表达式列出状态表（3）分析逻辑功能中规模组合逻辑电路的应用编码器（Encoder）译码器（Decoder）编码器（Encoder）编码：用文字、符号或者数码表示特定信息的过程二进制编码器二—十进制编码器分类：普通编码器优先编码器2n→n10→4或Y1I1编码器Y2YmI2In代码输出信息输入编码器框图编码器：能够实现编码功能的电路.1.编码器的含义2.二进制编码器用n位二进制代码对N=2n

个信号进行编码的电路3位二进制编码器(8线-3线)输入输出&&&Y2

Y1

Y08个输入端为低电平有效,Y0、Y1、Y2为输出端3位二进制编码器Y2Y1Y0

当某一个输入端为低电平时,输出与该输入端对应的3位二进制代码。

真值表如下：输入输出Y2Y1Y00111111110111111110111111110111111110111111110111111110111111110000000000000000000000000由真值表可得如下结论：

当中有一个为低电平时，Y0就为高电平，全为高电平，输出为低电平；

当中有一个为低电平时，Y1就为高电平，全为高电平，输出为低电平；

当中有一个为低电平时，Y2就为高电平，全为高电平，输出为低电平；

因逻辑图中使用的是与非门，所以输出与输入的逻辑关系表达式为：Y1Y2Y0若使用与门构成，则输入信号将变为高电平有效译码器（Decoder）

译码：编码的逆过程，将二进制代码翻译为原来的含义，完成这种功能的电路为译码器分为通用译码器和显示译码器两大类1.译码的含义2.译码器的种类（1）通用译码器通用译码器包括变量译码器和变换译码器(a)变量译码器变量译码器是n线—2n线译码器A0Y0A1An-1Y1Ym-1二进制译码器……常用的有：3线—8线译码器74LS1384线—16线译码器74LS154(b)变换译码器代码变换译码器是4线—10线译码器。这种译码器驱动能力弱。如:CT5442CC54HC42(2)显示译码器

与几种显示器配套使用的译码器，分为共阴、共阳、CMOS显示器三种。(a)TTL共阴显示译码器，以TTL标准的高电平点燃共阴显示器，常用的型号有：74LS48CT54LS48。(b)TTL共阳显示译码器，以TTL标准的低电平点燃共阳显示器，使用时外接400欧左右的限流电阻，常用的型号有：CT5449CT54461CT54V。(c)CMOS显示译码器(无共阴、阳之分），常用的有CC4055C306CC14543CC14544等。3.通用译码器的原理（1）二极管译码器A2A1A0.VCC1110000000100000010000001000000100000010000001000000100000010000000000001010011100101110111由电路图可得：该译码器的功能表为：（2）中规模通用译码器3位二进制3线-8线译码器000工作原理：11111101&Y7&Y6&Y5&Y4&Y3&Y2&Y1&Y0A2A2A1A1A0A0111111A2A1A000111110111010101111110111110111110011111011101111111101101101111111101111111功能示意图74LS138Y0Y1Y2Y3Y4Y5Y6A0A1A2S3S2S1Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2STBSTCSTAY7输入选通控制端：芯片禁止工作芯片正常工作译码器的功能表（真值表）略

利用选通控制端，可将译码器当作数据分配器来使用（3）代码变换译码器4线-10线译码器功能：将8421BCD码译为十个对象，也称二-十进制译码器。如CT5442、CT5443等4个输入端、10个输出端；当六组伪码输入时，10个输出均处于无效状态4.BCD七段显示译码器

功能：将机器中运行的二-十进制BCD码直接译成能显示十进制数的代码，并通过显示器显示出来。aebcfgd•habcdefgcom共阳极abcdefgcom共阴极YaA3A2A1A0+VCC+VCC显示译码器共阳YbYcYdYeYfYg00000000001000100101001111001001000110100010101100000110100110001001000100000011100011111000000000010010000100

总结任务二逻辑图逻辑表达式化简真值表说明功能一、组合逻辑电路的分析方法[练习]写出图中所示电路的逻辑表达式，说明其功能ABY≥1≥1≥1≥1[解]1.逐级写出输出逻辑表达式2.化简3.列真值表0001101110014.功能

输入信号相同时输出为1，否则为0—同或。二、中规模组合逻辑电路的应用1.编码器：将输入的电平信号编成二进制代码的电路。主要包括二进制编码器、二–十进制编码器和优先编码器等。2.译码器：将输入的二进制代码译成相应的电平信号。主要包括二进制译码器、二–十进制译码器和显示译码器等。集成芯片：74LS138（TTL）—3线–8线译码器（二进制译码器）7442、74LS42（TTL）—4线–10线译码器74247、74LS247（TTL）—共阳极显示译码器7448、74248、7449、74249等（TTL）—共阴极显示译码器任务三、四认知触发器与时序逻辑电路基本RS

触发器基本RS触发器SRQ图形符号

基本RS触发器由两个与非门交叉耦合而成，如下图：这种触发器有两个稳定状态：(2)

,

称为复位状态(0态);(1),称为置位状态(1态);它有两个输出端Q和，二者的逻辑状态应相反。Q&&GA逻辑图GB

当端加负脉冲时，不论触发器的初始状态是1态，还是0态，均有

即将触发器置0或保持0态，称为直接置0端。Q&&GA逻辑图GB输出与输入的逻辑关系：所谓，即将端保持高电位；，即在端加一负脉冲

当端加负脉冲时，不论触发器的初始状态是1态，还是0态，均有，即将触发器置1或保持1态。称为直接置1端。即将触发器保持原状态不变。

这种输入状态下，当负脉冲除去后，将由各种偶然因素决定触发器的最终状态，因而禁止出现。Q&&GA逻辑图GB这种情况，注：时，和均为高电平。0态信号同时撤消：状态不定(随机)1态先撤消：先撤消：

由以上分析可知：基本RS触发器有两个状态，他可以直接置位或复位，并具有存储和记忆功。基本RS

触发器的逻辑状态表如下：

Q1001011011不变不变00不定不定QQ信号同时撤消,出现不确定状态信号不同时撤消，状态确定QQ练习可控RS

触发器可控RS触发器&GC&GDQ&GA&GBRSCP逻辑电路SRQ图形符号S1SR1RC1CP

可控RS触发器的逻辑图和图形符号如下：

与基本RS

触发器区别为：增加了由非门GC和GD组成的导引电路;R和S是置0和置

1

信号输入端，还有时钟脉冲CP

输入端。

时钟脉冲CP是一种控制命令，通过导引电路实现对输入端R和S

的控制，故称为可控RS

触发器

当时钟脉冲CP来到之前，即当CP=0时，不论R和S端的电平如何变化，GC门和GD门的输出均为1，基本触发器保持原状态不变。&GC&GDQ&GA&GBRSCP逻辑电路即CP=1时，触发器才按R、S端的输入状态来决定其输出状态。

和是直接置0

和直接置1端，即不受时钟脉冲的控制，可以对基本触发器置0或置1，一般用于置初态，在工作过程中它们处于1态（高电平）。现态：指触发器输入信号变化前的状态。Qn次态：指触发器输入信号变化后的状态；Qn+1只有当时钟脉冲来到后，010011说明Qn+1RS保持置1置0不定010101000011001100Qn

触发器次态与输入信号和电路原状态（现态）之间的关系如下表：利用可控RS触发器可构成计数器，其连接图如下：111101SRQ1S1RC111存在问题：产生“空翻”现象为避免“空翻”，计数器一般采用主从型触发器和维持阻塞型触发器构成。JK触发器JK触发器SRQJ1SK1RC1SRQ1S1RC1111SRQJ1JK1KC1CP

它由两个可控RS

触发器串联组成，两者分别为主触发器和从触发器。主从型JK触发器的逻辑图和图形符号如下：

主触发器的输出端Q与从触发器的S端相连，端与从触发器的R端相连。非门的作用是使两个触发器的时钟脉冲信号反相。主从触发器的特性见真值表：

Qn+100Qn01010111QnJKSRQJ1SK1RC1SRQ1S1RC1111逻辑功能分析：(1)J=1,K=1

设时钟脉冲来到之前(CP=0)触发器的初始状态为0。这时主触发器的

当时钟脉冲来到后(CP=1),Q端由01，使从触发器的S=1，R=0，当CP从1下跳为0时，非门输出为1，从触发器也翻转为1态。

反之，设触发器的初始状态为1，同样可分析出，主、从触发器都翻转为0。JK触发器在J=1,K=1

的情况下，来一个时钟脉冲，它就翻转一次，此时触发器具有计数功能。(2)J=0,K=0

设触发器的初始状态为0。当CP=1时，由于主触发器的J=0,K=0，Q端的状态仍为0，保持不变;当CP跳变为0时，由于从触发器的S=0,R=0，也保持0态不变。如果初始状态为1，也有同样的结果。(3)J=1,K=0

可分析出不管触发器原来处于什么状态，一个时钟脉冲来到后，输出一定是1态。(4)J=0,K=1

可分析出不管触发器原来处于什么状态，一个时钟脉冲来到后，输出一定是0态。

主从型触发器具有在CP从1下跳为0时翻转的特点，也就是具有在时钟脉冲下降沿触发的特点。主从触发器避免了“空翻”。D触发器、D触发器维持-阻塞型D触发器的逻辑符号如下图示：SRQD1DC1CP输出与输入之间的关系见真值表：

11

00Qn+1D

逻辑功能为：触发器的输出状态仅决定于到达前输入端的状态，而与触发器现态无关，即：就构成了计数器，其连接图如下：当把D触发器的输入端与输出端连接到一起时，SRQ1DC1CP工作波形如下：CPQQ寄存器数码寄存器移位寄存器寄存器寄存器用来暂时存放参与运算的数据和运算结果。

一个触发器可以存储1位二进制信号；寄存n位二进制数码，需要n个触发器。按功能分数码寄存器移位寄存器(并入并出)(并入并出、并入串出、串入并出、串入串出)分类：按存放数码的方式并行串行16.5.1数码寄存器功能：寄存数码和清除原有数码。采用基本触发器构成的4位数码寄存器原理图如下：QQ0QQ1QQ3QQ2清零指令取出指令FF3FF0FF1FF2&&&&&&&&1111D3D2D0D1G1G2G3G4G5G6G7G8寄存指令注意：工作之初要先清零用构成的4位数码寄存器，原理图如下：QQ3QQ2QQ0QQ1取出脉冲D0&&&&1111...D1D2D31DC11DC11DC11DC1...寄存脉冲

移位寄存器不仅有存放数码的功能，而且有移位功能。所谓移位，就是每当来一个移位正脉冲，触发器的状态便向右或向左移一位。CP清零移位脉冲D数码输入Q1JFF01KC1Q1JFF11KC1Q1JFF21KC1Q1JFF31KC11&&&&并行输出脉冲并行数码输出移位数码输出Q3Q2Q0Q1】移位寄存器FF0接成D触发器，数码由D端输入。设寄存的二进制为1011，按移位脉冲（即时钟脉冲）从高位到低位依次串行送到D端；上图是由JK触发器组成的四位移位寄存器。

移位寄存器的状态表

清零右移一位右移二位右移三位右移四位

00000001001001011011

01234

Q3Q2Q1Q0

移位过程

寄存器中的数码

移位脉冲数工作之前要先清零，经过四个时钟脉冲，数码依此存入各触发器。移位寄存器的状态表如右图所示：二进制计数器二进制计数器CP清零Q1JFF01KC1Q1JFF11KC1Q1JFF21KC1Q1JFF31KC1Q3Q2Q0Q1计数脉冲二进制计数器分为：同步二进制计数器和异步二进制计数器。由主从型JK触发器构成的4位二进制计数器如下：工作原理：(1)每来一个时钟脉冲,最低位触发器翻转一次;(2)高位触发器是在相邻的低位触发器的输出端从