CN111863623B 一种多层超结半导体器件的制备方法 (上海维安半导体有限公司)_第1页
CN111863623B 一种多层超结半导体器件的制备方法 (上海维安半导体有限公司)_第2页
CN111863623B 一种多层超结半导体器件的制备方法 (上海维安半导体有限公司)_第3页
CN111863623B 一种多层超结半导体器件的制备方法 (上海维安半导体有限公司)_第4页
CN111863623B 一种多层超结半导体器件的制备方法 (上海维安半导体有限公司)_第5页
已阅读5页,还剩15页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

衬底上执行一外延工艺以形成一外延层;步骤2步骤S4,去除所述保护层,执行一抛光工艺以使所述所述复合结构包括三层所述超结结构:一第一层超结结构、一第二层超所述第一层超结结构的所述外延层的杂质浓度小于所述第二层超结结构的所述外延所述第二层超结结构的所述外延层的杂质浓度小于所述第三层超结结构的所述外延形成从下到上外延层的浓度和填充区的浓度同时变化的3[0002]超结MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor,金氧半场效晶体管)是在传统平面VDMOS(垂直双扩散金属-氧化物半导体场效应晶体管)理论基础上成不同的P型区分布,使得器件在在开通关断过程中电容充放电过程变化更加平缓,降低的多层超结半导体器件的制备方法,不仅可以解决多次外延注入工艺中工艺成本高的问4[0017]所述第二层超结结构的所述外延层的杂质浓度小于所述第三层超结结构的所述5[0034]图8为传统的深槽工艺形成的超结MOSFET的耗尽层边界曲线随着Vds逐渐展宽的[0035]图9为本发明实施例中的制备方法形成的超结MOSFET的耗尽层边界曲线随着Vds[0043]步骤S1,在具有第一导电类型杂质的半导体衬底1上执行一外延工艺以形成一外层11的保护下利用干法刻蚀工艺在第一外延层2中刻蚀出多个凹槽12,刻蚀的宽度在3~6结器件的槽深可以达到传统单次深槽工艺的槽深的三倍,具有更高的耐压能力(800V以充区(P型区)的底部和具有第一导电类型杂质的外延层(N型区)形成的PN结直接或者间接延层2a)的厚度大于第二层超结结构的外延层(第二外延层2b)的厚度,其差值不小于5μm,并且第二层超结结构的外延层(第二外延层2b)的厚度与第三层超结结构的外延层(第三外[0058]第二层超结结构的外延层的杂质浓度小于第三层超结结且偏浓比率的范围为515%之间。789

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论