CN110957266A 集成电路制造方法 （台湾积体电路制造股份有限公司）

底上的栅极堆叠，于源极/漏极部件上方的接触孔，以及于源极/漏极部件上方并在栅极堆叠和触孔中形成接触插塞，并电性耦合至源极/漏极2形成该接触插塞后，选择性移除该虚置部件以34[0011]图4A和图4B是根据本发明的不同实施例，示出气隙的侧向宽度控制能力的示意5[0068]以下公开提供了许多不同的实施例或范例，用于实施本发明实施例的不同件或部件之间的关系。这些空间用语除了包括附图示出的方位外，也企图包括使用或操作6[0070]本发明实施例总体而言与集成电路元件和制造方法相关，且特别涉及在源极/漏源极/漏极部件的邻近接触插塞之间的材料。要最小化在金属栅极和接触插塞之间的耦合[0072]图1是根据本发明实施例的不同面向所制造集成电路元件(或元件结构)的方法10[0073]集成电路元件100可以是或包括鳍式场效晶体管元件(以鳍为主的晶体管)，其可7实施方式中，基底102包括以P型掺质和N型掺质的组合所形成的掺杂区。可在基底102上，掺杂硅锗晶的P型场效晶体管、或其他合适的材料。通过蚀刻在主动区中邻近栅极间隔物[0077]层间介电层110置于基底102上。层间介电层110可包括四乙氧基硅烷氧化物[0079]各栅极间隔物112可被视为其邻近栅极堆叠的侧壁，或者是耦合至其邻近栅极堆8[0080]可通过任何合适制程，如栅极先制制程或栅极后制制程形成栅极堆叠116a和极部件106和另一个没有在图2A所示出前形成的蚀刻停止层117，接触蚀刻停止层118在层间介电层110和栅极堆叠116a和116b之[0084]在步骤14，方法10(图1)按序沉积多层膜─包括虚置层140和氮化物衬层142─于95。举例来说，若接触孔130为15nm宽，虚置层140可约1.5nm至也需要足够窄，以容许在接触孔130之中所形成可靠的接触部件具有充分的体积。举例来说，若在接触孔130各一边上的虚置层140占据了接触孔130宽度的40则只剩于小于20%集成电路元件100顶部的顺应厚度的薄层。通过侧壁表面132的氮化物衬层142的顺应性质有助于避免从接触插塞136(在步骤24形成)至栅极堆叠116a和116b(反之亦然)的漏电流路衬层142a和142b(和更下方所述的气隙150a和150b)。由于要暴露源极/漏极部件106的顶件140a和140b的合适厚度或宽度和氮化物衬层142a和142b的合适厚度或宽度是为了容许[0087]在步骤18，方法10(图1)于集成电路元件100(图2D)上方形成金属层146。金属层火金属层146，使金属层146与源极/漏极部件106中的半导体材料反应以形成金属硅化物。掺杂区可包括锗化硅(SiGe)，因此金属硅化物148可包括锗镍化硅(SiGeNi)、锗钴化硅[0089]在步骤22，方法10(图1)于集成电路元件100(图2F)上方形成接触层149。接触层间的第一电容值，而在接触插塞136和栅极堆叠116b之间形成气隙150b以减少其间的第二[0092]应该注意的是，于此公开的方法10是在形成接触插塞136之后形成气隙150a和平部分可具有一宽度，其大致等同虚置部件140b和氮化物衬层142b的总宽度。由于气隙150a和150b在氮化物衬层142a和142b之下的水平部分相对小，氮化物衬层142a和142b(贴具有蚀刻选择性，这样可充分移除虚置部件140a和140b，却基本上不冲击到层间介电层位是每平方厘米)，而氮化物衬层142掺杂适当的掺质(例如碳)至不小于1x1015的掺杂浓在任何合适的方式下进行，如沉浸集成电路元件100于湿蚀刻剂中一段时间(例如小于1小栅极堆叠116a或116b顶面上方的高度。在一些实施例中，接口154a(或154b)和栅极堆叠例的剖面示意图。由于这些图所示的集成电路元件与上述集成电路元件100共享各种的共延伸至源极/漏极部件106顶面(或平行对准栅极堆叠116a或116b底面)的气隙150a和150b，具有分别比气隙310a和310b还更浅或更短的气隙360a和360b(例如，有接触孔130高度的20％至40％高度差)。应注意的是，气隙310a和310b的最高部分仍然高于栅极堆叠116a或116b顶面。气隙的高度可相等或不同(例如气隙310a和310b的最高部分可具有与气隙150a[0102]要实现如图3A至图3C所示出的气隙的深度控制，在方法10中调节或调整虚置层集成电路元件可已经具有分层的(tiered)侧壁表面132的接触孔130。侧壁表面132可使用任何合适制程(例如多重遮罩和蚀刻步骤)取得分层轮廓，使其上分层比其下分层宽(如图仍伸到在接触孔130底部的源极/漏极部件106。之后，在步骤26中，移除虚置部件140a和示意图。相较于具有相对窄的气隙150a和150b(例如其宽度为约接触孔130宽度的10％至20％)的集成电路元件100，其气隙150a和150b与间隔物112被蚀刻停止层117侧向分隔开，集成电路元件400和450具有相对宽的气隙(例如其宽度为约接触孔130宽度的20％至制气隙宽度的能力有助于在没有潜在气隙破坏的情形下达到最佳交流/直流增益。应注意[0105]要实现如图4A和图4B所示出的气隙的宽度控制，在方法10中调节或调整虚置层当用来形成接触孔130的遮罩没有坐落在栅极堆叠116a和116b的正中间)，会发生对位偏插塞136坐落在约栅极堆叠116a和116b之间的中间点(假设没有对位偏移)，集成电路元件元件500具有相对窄的气隙510a和510b，而集成电路元件550具有相对更宽的气隙560a和而气隙510b与间隔物112至少被蚀刻停止层117(也可能被部分层间介电层110)分隔开。在如栅极堆叠116a和间隔物112的材料，以及气隙590a的形成条件(例如蚀刻剂、持久时间接触孔、和于源极/漏极部件上方并介于栅极堆叠和接触孔之间的虚置部件。此方法还包件还包括在接触插塞和气隙之间的氮化物衬层，而氮化物衬层直接接触接触插塞和气隙，构并无悖离本发明实施例的精神与范围，且他们能在不违背本发明实施例的精神和范围