CN111048514A 具有延伸穿过层堆叠的沟道开口或支柱的半导体装置和系统以及形成方法 （美光科技公司）

具有延伸穿过层堆叠的沟道开口或支柱的本申请涉及具有延伸穿过层堆叠的沟道开口或支柱的半导体装置和系统，以及形成方法。2基底材料上方的竖直交替层的堆叠，所述竖直交替层包括竖直交替的绝缘层和字线所述堆叠的侧壁，其限定延伸穿过所述堆叠并进入所所述侧壁包括在竖直交替层的所述堆叠的至少一下部层中4.根据权利要求1所述的半导体装置，其中所述堆叠包括所述竖直交替层的至少两个5.根据权利要求4所述的半导体装置，其中限定所述开口的所述堆叠的所述侧壁包括在所述堆叠的所述至少两个层面的下部层面的至少所述下部层中限定第一底切部分；且在所述堆叠的所述至少两个层面的另一层面的至少6.根据权利要求1所述的半导体装置，其中所述至少一个底切部分限定所述侧壁的弯7.根据权利要求1所述的半导体装置，其进一步包括在所述基底材料的所述源极区下在基底材料、安置于所述基底材料中的牺牲材料形成延伸穿过所述堆叠且穿过所述软塞材料的在不移除所述衬垫的情况下，移除所述牺牲材料和蚀刻到所述堆叠的所述下部层的所述部分中以在所述堆叠的所述下部层中限定底切移除所述衬垫以形成延伸穿过所述堆叠并进入3所述堆叠的所述下部层中限定底切部分包括各向同性地蚀刻到所述堆叠的所述下部层的在所述另一软塞材料和竖直交替层的所述堆叠上方形形成延伸穿过所述另一堆叠且穿过所述另一软塞材料的另一开口，从而沿着在不移除所述衬垫或所述另一衬垫的情况下，移蚀刻到所述另一堆叠的所述下部层的所述部分中以在所述另一堆叠的所述下部层中14.根据权利要求13所述的方法，其中同时实行蚀刻到所述堆叠的所述下部层的所述在基底材料和安置于所述基底材料中的牺牲材料上方形成绝缘材料和其它材料的竖在不移除所述衬垫或另一衬垫的情况下，移除所各向同性地蚀刻所述第一层面和所述第二层面中的每一个的所述下部层的所述部分16.根据权利要求15所述的方法，其中在基底材料和安置于所述基底材料中的牺牲材料上方形成绝缘材料和其它材料的竖直交替层的第一层面包括在所述基底材料和包括钨的牺牲材料上方形成氧化物材料和氮化物材料的4在所述开口内形成衬垫和填充材料包括在所述开口内形成多晶硅衬垫和氧化物填充基底材料上方和CMOS电路组件上方的竖直交替层的沟道支柱，其延伸穿过所述堆叠并进入所述所述沟道支柱的侧壁，其限定横向邻近于竖直交替层的所述堆叠的至少一下部所述沟道支柱的所述侧壁限定多个肩部部分，每一肩部存储器装置的三维阵列，其包括绝缘层与字线层交错的23.根据权利要求21所述的系统，其中沿着所述侧壁的至少所述部分的所述弯曲表面24.根据权利要求21所述的系统，其中所述沟道支柱的所述侧壁沿着所述侧壁的至少25.根据权利要求21所述的系统，其中所述侧壁的所述弯曲表面横向邻近于所述堆叠5层堆叠的沟道开口或支柱的半导体装置和系统以及形成方法(SEMICONDUCTORDEVICESANDSYSTEMSWITHCHANNELOPENINGSORPILLARSEXTENDINGTHROUGHATIERSTACK,计算机和装置中具有许多用途。典型的快闪存储器装置可包含具有布置成行和列的大量电物的栅极间电介质(IGD)中的例如氮化物等阻隔材料，其中IGD可在电荷存储结构和CG之6口宽度向最深高程处的最窄开口宽度逐渐变细。随着例如具有3DNAND架构的三维半导体中的牺牲材料和安置于牺牲材料中的软塞材料上方形成绝缘材料和其它材料的竖直交替7[0015]图1是根据本公开的实施例具有3DNAND架构的存储装置阵列的结构的横截面正[0016]图2到16是根据本公开的实施例在制造图1的结构的各个处理阶段期间的横截面[0017]图17到22是根据本公开的另一实施例在制造图1的结构的各个处理阶段期间的横[0018]图23是根据本公开的实施例包含阵列下方CMOS(CMOSunderArray，CuA)组件的[0020]图25是包含具有根据本公开的一或多个实施例的结构的存储装置阵列的半导体897.5％到102.5％范围内，处于所述数值的99.0％到101.0％范围内，处于所述数值的间关系术语可为了方便描述而使用以描述如图中所示出的一个元件或特征与另一元件或9化硅))，且字线层106包括不同材料107。字线层106的不同材料107可包括用于存取线(例[0051]图1将第一层面108和第二层面110中的每一个示出为具有总共八个交替层，第一有相同数目的层104/106，但在其它实施例中第一层面108可具有比第二层面110中的层物和氮化物的组合(例如，氧化物-氮化物-氮氧化物(ONO)材料)或多晶硅中的一或多个)。在后续处理中，沟道材料可形成于沟道开口116的剩余空间内接触源极区114的暴露部分[0054]沟道开口116限定邻近于层面108/110中的每一个的下部层的底切部分。举例来[0055]底切部分124/126是由于移除相应层面108/110的至少下部层的材料的一部分而下部层的边缘形成的侧壁120的部分不是与不限定底切部分124/126的较高层的锥形对准分124/126的弯曲可沿着底切部分124/126的高[0058]尽管图1示出在层面108/110中的每一个的仅下部层(例如，绝缘层104)中限定底的情况下，沿着沟道开口116的最窄宽度比在无底切部分124、126的情况下的最窄宽度要[0064]接着可以交替序列形成(例如，沉积)绝缘层104的绝缘材料105和字线层106的材料228的侧壁236留下的是软塞材料230[0067]参看图3，衬垫340保形地形成以为开口232(图2)加衬来形成图5中示出的结构500。填充材料536包括配制为在后续处理期间提供蚀刻停止的材示出。深度D的尺寸可调适成提供对第二层面110(图1)的下部层的一部分的充分蚀刻剂暴所述组成可不同。衬垫940可限定约40A(约4nm)和约150A(约15nm)之间的厚度(例如，约塞材料630的残余物838可能归因于另一衬垫940的[0078]通过图10的过程阶段形成的结构1000接着可暴露于选择性地针对填充材料536和和过氧化氢(H2O2)的混合物，以移除填充材料5[0080]接着可在由图12中的圆X和Y指示的区域中在移除第一层面108和第二层面110的移除这些部分可包含使结构1100(图11)暴露于针对软塞材料230、630和绝缘材料105选择108延伸的衬垫340之间的间隙1242具有等于(或约等于)牺牲材料228(图2)的高度的深度[0084]在形成底切部分124、126之后，可移除衬垫340、940的材料以形成图13的开口堆叠102的高度或贯穿层面108、110中的任一个的高度都不是恒定的锥形，因为底切部分630的残余物238、838)以限定实现每一层面的下部层的材料的选择性蚀刻的间隙1242、[0089]在限定底切部分124、126的开口1332中接着可形成上文关于图1所描述的单元材[0090]如图15中所示出，衬垫1540可保形地形成于单元材料122上方，从而留下由衬垫材料中的牺牲材料和安置于牺牲材料中的软塞材料上方形成绝缘材料和其它材料的竖直[0093]参考图17到22，示出形成图1的结构100的另一实施例。图17中示出的形成结构[0095]参看图19，第二层面110接着向下蚀刻到填充材料1736的上部表面以在开口1932的基底处暴露填充材料1736的部分1934。所述蚀刻工艺可以是与上文关于图8所描述相同[0097]参看图21，可部分移除衬垫940以按照与上文关于图10所描述相同的方式在开口[0098]接着可以与上文描述的图11的阶段中移除填充材料536和牺牲材料228类似的方包含图17到22的实施例形成的底切部分126可具有与通过包含图2到16的实施例形成的底开口1640(图16)以及随后形成的沟的额外层面以竖直地增大所述结构，随后移除每一层面的填充材料1736和基底材料112中类替代实施例中，图2的开口232将具有与第一层面108的下部表面共面且暴露例如填充材过第一层面108的衬垫(例如衬垫340)将延伸到与第一层面108的下部表面共面的下部高程，且填充材料1736的稍后移除将因此以与关于图22所描述的第二层面110类似的方式暴露第一层面108的下部层的一部分。然而，后续各向同性蚀刻将选择性地蚀刻到每一层面暴露下部层材料的部分的过程可与堆叠102的一些层一起使用，而图17到22的过程可与堆成沟道材料2350而形成沟道支柱2348。沟道支柱2348的沟道材料2350延伸穿过堆叠102的[0105]因为或者可沿着基底材料112的较多区域包含提供结构100(图1)的源极区114(图便从存储器阵列2502内的任何或所有存储器单元(例如，具有结构100(图1)或2300(图23)[0115]各种其它装置可取决于基于处理器的系统2600所执行的功能而耦合到处理器[0116]处理器2602可通过实施存储于存储器中的软件程序来控制基于处理器的系统辑软件或媒体播放软件。存储器可操作地耦合到处理器2602以存储和促进各种程序的执器2616可包含半导体装置，例如图25的半导体装置2500、包含上文描述的结构100(图1)、(ROM)、电阻性只读存储器(RROM)和待结合系统存储器2616使用的其它快闪存储器中的一或多个。非易失性存储器2618的大小通常选择为刚好足够大以存储任何必需的操作系统、高容量存储器，例如包含电阻存储器的混合式驱动器或其它类型的非易失性固态存储器。