CN111240586A 存储器系统及其操作方法 （爱思开海力士有限公司）

器装置的写入历史来确定多个存储块中的每一2块级别管理器，基于将数据写入到所述存储器装置的垃圾收集管理器，基于空闲块计数与第一阈值的比较结果来确定垃圾收集紧急级别，并且基于所确定的垃圾收集紧急级别来管理是否对所述块级别确定组件，根据所述序列号对所述多个存储块3.根据权利要求2所述的存储器系统，其中所述块排列组件根据所述写入历史按升序其中所述块级别管理器确定所述多个存储块中的每一所分配的序列号之中的较低序列号的存储块属于所述第一级别部分至第N级别部分之中的5.根据权利要求4所述的存储器系统，其中所述块级别管理器基于所述存储块的写入历史和所述第一级别部分至第N级别部分的预定数量中的一个来调整所述多个存储块中的垃圾收集级别确定组件，通过将所述空闲块计数第一垃圾收集组件，当确定结果指示所述空闲第二垃圾收集组件，当所述确定结果指示所8.根据权利要求7所述的存储器系统，其中所述第一牺牲块选择器在所述冷块之中选3基于将数据写入到所述存储器装置的写入历史来确定所述多个存储块中的每一个的12.根据权利要求11所述的方法，其中基于将数据写入到所述存储器装置的写入历史来确定所述多个存储块中的每一个的级别并基于所13.根据权利要求12所述的方法，其中基于所述写入历史向所述多个存储块中的每一根据所述写入历史按升序为所述多个存储块中的每15.根据权利要求14所述的方法，其中基于所述存储块的写入历史和所述第一级别部分至第N级别部分的预定数量中的一个来调整所述多个存16.根据权利要求11所述的方法，其中基于所确定的垃圾收集紧急级别来管理是否对通过将所述空闲块计数与所述第一阈值进行比较来确定所述垃圾当确定结果指示所述空闲块计数等于或大于所述第一阈值时，执行第一垃圾收集操4识别存储器装置内的多个存储块之中比第二存储块具有更早的写入历史的第一存储控制所述存储器装置以通过根据垃圾收集操作的紧急性在所述第一存储块之中选择22.根据权利要求21所述的操作方法，其中所述牺牲块具有比第一参考值更多的有效23.根据权利要求21所述的操作方法，其中所述牺牲块具有比第二参考值更少的无效26.根据权利要求25所述的操作方法，控制所述存储器装置以在确定所述垃圾收集操28.根据权利要求27所述的操作方法，其中所述牺牲块具有比第四参考值更少的有效5[0002]本申请要求于2018年11月29日提交的申请号为10-2018-0150684的韩国专利申通常，这种便携式电子装置使用一种包括存储器装置的存储器系统，也就是数据存储装种操作存储器系统的方法及存储器系统，该方法用于对非易失性存储器装置中包括的非易失性存储块有效地执行垃圾收集操作，存储器系统包括存储器控制器和能够执行该方数据写入到存储器装置的写入历史来确定多个存储块中的每一个的级别，并且基于该级别来管理冷块；并且基于空闲块计数与第一阈值的比较结果来确定垃圾收集紧急级别，并且基于所确定的垃圾收集紧急级别来管理是否对冷块执行多个存储块之中比第二存储块具有更早的写入历史的第一存储块；并且控制存储器装置以通过根据垃圾收集操作的紧急性而选择第一存储块之中的牺牲块来执行第一垃圾收集6[0011]图3是示出根据实施例的关于存储器系统中的存储器装置的数据处理操作的示7成支持对用户的移动服务提供功能和系统节能功能的移动操作系统可包括Android、统以利用存储器系统110执行操作。主机102将对应于用户请求的多个命令传送到存储器根据与主机102联接的主机接口协议，存储器系统110可被实施为各种类型的存储装置中装置，作为示例而非限制，非易失性存储器装置可包括只读存储器(ROM)、掩模ROM[0030]控制器130和存储器装置150可集成到一个半导体装置中。例如，控制器130和存器装置150可集成到一个半导体装置中以形成诸如以下的存储卡：个人计算机存储卡国[0032]即使不供应电力，存储器装置150也可保持所存储的数据。特别地，存储器装置150通过写入操作存储从主机102提供的数据，并且通过读取操作将所存储的数据提供到8[0033]多个存储器管芯1501至150n中的每一个包括多个存储块BLK1至BLKz，多个存储块BLK1至BLKz中的每一个包括多个页面。页面中的每一个包括与多个字线(WL)联接的多[0037]主机接口132处理主机102的命令和数据，并且可被配置成通过诸如以下的各种(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器[0038]存储器接口142用作执行控制器130与存储器装置150之间的接口连接的存储器接口和/或存储装置接口，以允许控制器130响应于来自主机102的请求控制存储器装置器的情况下，存储器接口142根据诸如NAND闪速控制器(NFC)的处理器134的控制来生成存储器装置150之间的数据输入/输出。存储器接口142可通过被称为闪存接口层(FIL)的[0039]诸如存储器系统110和控制器130的工作存储器的存储器144存储用于驱动存储系统110执行的这些操作，也就是待在控制器130与存储器装置150之间执行的这些操作所9通过存储器接口与控制器130通信的单[0043]例如，控制器130在存储器装置150中执行从主机102请求的操作，也就是通过由微处理器或中央处理单元(CPU)实现的处理器134，利用存储器装置150来执行与从主机102接收的命令相对应的命令操作。控制器130可执行诸如与从主机102接收的命令相对应相对应的读取操作、与擦除命令相对应的擦除操作或者与作为设置命令的设置参数命令[0045]通常，非易失性存储器装置的非易失性存储器区域中存储的无效数据的量通常可由于迭代的写入命令而增加。为了重新使用存储无效数据的存储块，可执行内部操作的有效页面的牺牲块的原因在于：在将牺牲块中包括的有效页面复制到目标块以将有效预定比率将一个或多个页面设置为块中的裕量空间而获得的空间。OP空间可以是针对[0047]各个实施例可提供一种与主机互锁的存储器系统，该存储器系统包括至少一个该至少一个存储装置可被实施为控制器130中包括的[0050]根据待存储在一个存储器单元中或由一个存储器单元表示的位的数量，存储器包括由存储器单元实现的多个页面，每个存储器单元存储多位数据(例如，2位或更多[0051]虽然作为示例描述了存储器装置150由诸如闪速存储器(例如，NAND闪速存储器)(即，电阻式随机存取存储器(RRAM或ReRAM))、铁电存储器(即，铁电随机存取存储器(FRAM))和自旋转移力矩磁性存储器(即，自旋转移力矩磁性随机存取存储器(STT-RAM或[0052]存储块BLK1至BLKz中的每一个通过写入操作存储从图1的主机102提供的数据，[0053]图3是示出根据实施例的关于存储器系统中的存储器装置的数据处理操作的示并将该元数据编程并存储在存储器装置150的存储块BLK1至BLKz中。元数据可包括存储块BLK1至BLKz中存储的用户数据的逻辑到物理(逻辑/物理或L2P)信息和物理到逻辑(物据的信息、关于对应于命令的命令操作的信息、关于待对其执行命令操作的存储器装置[0055]例如，控制器130将与从主机102接收的编程命令相对应的用户数据高速缓存和在作为数据缓冲器/高速缓存的第一缓冲器510中。第一缓冲器510可被包括在控制器130的存储器144中。此后，控制器130将第一缓冲器510中存储的数据段512编程并存储在存器130生成L2P段522和P2L段524作为元数据。控制器130可将L2P段522和P2L段524存储在控制器130的第二缓冲器520中。第二缓冲器520可被包括在控制器130的存储器144中。在射清除操作将L2P段522和P2L段524编程并存储在存储块B[0057]控制器130执行与从主机102接收的命令相对应的命令操作。例如，控制器130执或服务器的设备执行各种功能的数字信号处理器、软件和存储器)的部分；以及(c)需要多个处理器)或处理器的部分及其(或它们)的附带软件和/或固件的实施方案。例如并且第一存储器管芯1501可包括第一平面PLANE00和第二平面PLANE01，第二存储器管芯1502[0062]第一存储器管芯1501能够通过第零通道CH0输入/输出数据，并且第二存储器管芯1502能够通过第一通道CH1输入/输出数据。第零通道CH0和第一通道CH1可以交错方案[0063]第一存储器管芯1501包括分别对应于多个通路WAY0和WAY1的多个平面PLANE00[0064]第二存储器管芯1502包括分别对应于多个通路WAY2和WAY3的多个平面PLANE10[0065]存储器装置150中的多个存储块可基于使用相同通路或通道的物理位置而被划[0066]虽然图4的实施例作为示例示出了存储器装置150的配置，在该配置中存在两个[0067]控制器130可基于不同管芯或不同平面中的多个存储块之中可被同时选择的存[0068]控制器130将存储块分组为超级存储块并管理超级存储块的方案可根据设计者[0069]例如，第一方案是控制器130将存储器装置150中的多个存储器管芯1501和1502的第一存储器管芯中的第一平面PLANE00的任意存储块BLOCK000和第二平面PLANE01的任意存储块BLOCK010进行分组，并且将所分组的存储块BLOCK000和BLOCK010作为单个超级器130可将第二存储器管芯1502中的第一平面PLANE10的任意存储块BLOCK100和第二平面[0070]例如，第二方案是控制器130对第一存储器管芯1501的第一平面PLANE00中的任意存储块BLOCK002和第二存储器管芯1502的第一平面PLANE10中的任意存储块BLOCK102外，根据第二方案，控制器130可将第一存储器管芯1501的第二平面PLANE01中的任意存储块BLOCK012和第二存储器管芯1502的第二平面PLANE11中的任意存储块BLOCK112进行[0071]例如，第三方案是控制器130对第一存储器管芯1501的第一平面PLANE00中的任意存储块BLOCK001、第一存储器管芯1501的第二平面PLANE01中包括的任意存储块器管芯1502的第二平面PLANE11中的任意存储块BLOCK111进行分组，并将所分组的存储路交错方案的交错方案，超级存储块的每一个中包括的可同时选择的存储块可基本上被[0076]块级别确定组件135B可根据相应的序列号SN来对每个源块设置级别。块级别确较低级别部分。如上所述，块排列组件135A可根据由序列号表示的源块的写入历史按升内没有改变的源块的级别可被改变为属于级别2部分。同样，在属于级别2部分的源块之[0079]此处，将参照图6A描述通过块排列组件135A和块级别确定组件135B而被[0081]此处，分别被提供有序列号1(SN1)至序列号3(SN3)的源块12(BL12)、源块20[0082]以这种方式，块级别确定组件135B可根据表示写入历史的序列号来确定多个源要描述的垃圾收集管理器可使用该块级别列表来执[0084]垃圾收集级别确定组件136A可基于存储器装置150中包括的空闲块的数量来确定垃圾收集紧急级别。基于空闲块的数量，可将垃圾收集紧急级别确定为高级别或低级为牺牲块并执行垃圾收集操作，并且如果根据垃圾收集紧急级别确定垃圾收集紧急级别为高级别，则选择具有较小数量的有效页面的源块作为牺牲块并在最短时间内执行垃圾[0085]垃圾收集级别确定组件136A可通过将空闲块计数(FBC)与第一阈值TH1进行比较根据通过垃圾收集级别确定组件136A所确定的垃圾收集紧急级别的结果，垃圾收集管理[0086]首先，将描述当确定垃圾收集紧急级别为低级别时将进行操作的第一垃圾收集[0088]如果通过垃圾收集级别确定组件136A确定垃圾收集紧急级别为低级别，则冷块收集级别确定组件136A可从块级别列表中选择属于级别1部分的源块12、源块20和源块[0089]第一牺牲块选择器VBS1可从通过冷块选择器CBS所选择的多个冷块之中选择牺[0090]第二种，第一牺牲块选择器VBS1可选择多个冷块之中具有小于预定的第三阈值TH3的有效页面数量的冷块作为垃圾收集操作的牺牲块。例如，在从多个冷块之中选择每[0092]第一垃圾收集执行器GCO1可将由第一牺牲块选择器VBS1选择的牺牲块的有效页第二种方法选择为牺牲块的冷块31。第一垃圾收集执行器GCO1可将被选择为牺牲块的冷块31的有效页面复制到空闲块的空页面。接下来，在已擦除冷块31中包括的所有页面之[0094]接下来，将描述当确定垃圾收集紧急级别为高级别时将进行操作[0095]在垃圾收集级别确定组件136A确定垃圾收集紧急级别为高级别的情况下，可选[0096]第二垃圾收集组件136C可包括第二牺牲块选择器VBS2和第二垃圾收集执行器[0097]第二牺牲块选择器VBS2可从整个源块中选择牺牲块，以[0098]第二垃圾收集执行器GCO2可将由第二牺牲块选择器VBS2选择的牺牲块的有效页[0099]图7至图10是用于描述根据实施例的操作存储器系统的方法的示图源块。块排列组件135A可根据由序列号表示的源块的写入历史按升序将序列号SN分配到[0101]在步骤S703中，块级别管理器135可根据相应的序列号SN来确定每个源块的级据由序列号表示的源块的写入历史按升序将序列号SN分配到多个存储块中的每一个。因入历史的源块所属的部分。最近变成的源块可作为热块属于级别3部分。可以各种方式来部分的源块作为牺牲块并执行垃圾收集操作，并且如果根据垃圾收集紧急级别确定该垃圾收集紧急级别为高级别，则选择具有较小数量的有效页面的源块作为牺牲块并在最短器136可从块级别列表中选择属于冷块级别部分(即理器136可从块级别列表中选择属于冷块级别部分([0114]在步骤S1005中，垃圾收集管理器136可将所选择的牺牲块的有效页面复制到空个源块之中具有小于第四阈值TH4的有效页面[0121]在步骤S1103中，控制器130可基于多个存储块之中的空闲块的数量来确定垃圾定垃圾收集操作的紧急性为低时，控制器130可控制存储器装置150以通过根据垃圾收集性为高时，控制器130可控制存储器装置150以通过选择第二存储块之中的牺牲块来执行[0125]图12是示出根据实施例的包括存储器系统的数据处理系统的示图。图12示出应[0126]参照图12，存储卡系统6100包括连接器6110、存储器控制器6120和存储器装置[0127]存储器控制器6120与被实施为非易失性存储器(NVM)的存储器装置6130连接以[0129]存储器控制器6120可通过连接器6110与例如上面参照图1描述的主机10的外部[0130]存储器装置6130可由诸如以下的非易失性存储器来实施：电可擦除可编程ROM[0131]控制器6120和存储器装置6130可被集成到一个半导体装置中以形成固态驱动器储器装置6230和控制存储器装置6230的存储器控制器6220。数据处理系统6200可以是诸的存储器系统110中的存储器装置150，并且存储器控制器6220可对应于上面参照图1描[0134]存储器控制器6220响应于来自主机6210的请求来控制对存储器装置6230的读取CPU6221处理的数据被临时存储在RAM6222中。在将RAM6222用作缓冲存储器的情况下，RAM6222用于缓冲待从主机6210传送到存储器装置6230的数据或待从存储器装置[0136]ECC电路6223生成用于校正从存储器装置6230接收的数据中的失败位或错误位[0137]存储器控制器6220通过主机接口6224与主机6210交换数据，并且通过NVM接口进(LTE)的移动通信协议时，存储器控制器6220可通过与例如主机6210或另一外部装置信协议之中的至少一种与外部装置进行通信，因此根据实施例的存储器系统和数据处理[0138]图14是示出根据实施例的包括存储器系统的数据处理系统的示图。图14示出应[0141]缓冲存储器6325临时存储从主机6310接收的数据或从存储器装置6340中包括的[0142]ECC电路6322在编程操作中计算待编程到存储器装置6340中的数据的错误校正[0143]主机接口6324提供对于例如主机6310的外部装置的接口功能，并且非易失性存阵列(RAID)系统的数据处理系统。在RAID系统中，可包括多个SSD6300和用于控制多个读取操作的情况下，RAID控制器可在多个RAID级别之中，也就是在多个SSD6300之中选择与所接收的读取命令的RAID级别信息相对应的至少一个存储器系统，也就是至少一个[0145]图15是示出根据实施例的包括存储器系统的数据处理系统的示图。图15示出应至少一个NAND闪速存储器来实施。控制器6430可对应于上面参照图1描述的存储器系统110中的控制器130，并且存储器装置6440可对应于上面参照图1描述的存储器系统110中[0147]控制器6430通过多个通道与存储器装置6440连接。控制器6430包括至少一个内之间的接口功能。NAND接口6433提供存储器装置6440与控制器6430之间的接口功能。例[0149]图16至图19是示出根据实施例的包括存储器系统的数据处理系统的示例的示[0150]参照图16至图19，各个UFS系统6500、6600、6700和6800可分别包括主机6510、应用处理器。各个UFS装置6520、6620、6720和6820可以是嵌入式UFS装置。各个UFS卡以上面参照图13至图15描述的数据处理系统6200、SSD6300或eMMC6400的形式来实施，口(MIPI)中的MIPIM-PHY和MIPI统一协议(UniPro)的通用闪存(UFS)接口来执行通信。的另一协议来执行通信，例如，诸如以下的各种卡协议中的任意一种：通用串行总线[0153]在图16所示的UFS系统6500中，UniPro存在于主机6510、UFS装置6520和UFS卡或UFS卡6530的通信。UFS装置6520和UFS卡6530可通过在主机6510的UniPro中的链路层交换来执行通信。虽然作为示例描述了一个UFS装置6520和一个UFS卡6530联接到主机[0154]在图17所示的UFS系统6600中，UniPro存在于主机6610、UFS装置6620和UFS卡[0155]在图18所示的UFS系统6700中，UniPro存在于主机6710、UFS装置6720和UFS卡换组件6740可在UFS装置6720内部或外部与UFS装置6720作为一个组件实施。虽然作为示交换组件6740和UFS装置6720的多个电路可以并行型或星型布置联接到主机6710。而且，各个电路可以串行型或链型布置联接，或者多个UFS卡可以并行型或星型布置联接到交[0156]在图19所示的UFS系统6800中，M-PHY和UniPro存在于主机6810、UFS装置6820和UFS卡6830的每一个中。UFS装置6820执行交换操作以执行与主机6810和UFS卡6830的通6830通信的M-PHY和UniPro电路之间的交换，例如目标标识符(ID)交换，来执行与主机6810或UFS卡6830的通信。主机6810和UFS卡6830可通过UFS装置6820的M-PHY和UniPro电