CN112395093B 多线程处理方法、装置、电子设备及可读存储介质 （龙芯中科(合肥)技术有限公司）

A1,2002.06.20A1,2017.10.12令来完成对待处理数据的读取或写入操作，因此，不需要采用线程锁也可以保证多线程的同步，降低了多线程同步过程中处理器的性能开2在所述跳转地址的宽度小于寄存器宽度的情况下，第一线所述第二线程通过原子操作指令修改所述第一线程中的指令的2.一种计算机程序产品，包含计算机可执行所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所4.一种计算机可读存储介质，其特征在于，所述计算机执行指令，当处理器执行所述计算机执行指令时，实现如权利要求1所述的多线程处理方34处理数据写入指令序列，并通过原子性操作指令来完成对待处理数据的读取或写入操作，5微处理器也可以是任何常规的处理器等。结合本申请所公开的多线程处理方法的各个步部设备互连(PeripheralComponent，PCI)总线或扩展工业标准体系结构(Extended6带来了数据同步的问题。例如，一般使用精简指令集计算机(ReducedInstructionSet但是使用线程锁的方式会给处理器带来显著的性能开销。[0058]参照图2，图2为本发明实施例提供的一种多线程数据处线程中使用线程锁的方式，来保障该线程在读取或更改存储器中的待处理数据的过程中，不会被其它线程打断；如果存储器中待处理数据的字节数小于或等于第一寄存器的宽度，则可以利用指令序列来一次性对待处理数据[0065]比如线程A读取变量M的高32位时候，其只允许高32位数线程B仍然可以修改变量M的低32位，那么就会造成线程A读取的变量M的高32位是原来的待处理数据的字节数小于或等于寄存器的宽度，这样线程A可以一次性读取到所有的待处7该信息是基于所述待处理数据的相关信息进[0073]luireg,address_bit32Tobit47\\地址字节中的32到47bit左移16位并存储到寄存器reg中[0074]orireg,reg,address_bit16Tobit31\\按位或运算寄存器reg和地址字节中的16[0075]drotr32reg,reg,16\\寄存器reg中内[0076]orireg,reg,address_bit0Tobit15\\\\按位或运算寄存器reg和地址字节中的0[0078]可以理解的是，由于address(待处理数据)是动态变化的，每次变化都会有线程[0079]在本申请实施例中，当上述address(待处理数据)的字节数小于或等于寄存器的8[0080]即通过本申请实施例提供的多线程数据处理方法，可以保证线程A在读取存储器多线程数据同步过程中处理器的性能开销。性加载指令来将待处理数据写入到寄存器中，可以保障待处理数据写入到寄存器的过程9即上述第一寄存器与第二寄存器为处理器中分配的两组不存器中进行处理，且由于第一指令序列中的load指令在执行过程中不会被其它线程打断，处理数据进行修改，由于第二指令序列中的store指令在执行过程中也不会被其它线程打[0121]基于上述实施例中所描述的内容，本发明实施例还提供一种计算机可读存储介间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连[0126]上述存储介质可以是由任何类型的易失性或非易失性存储设备或者它们的组合[0127]一种示例性的存储介质耦合至处理器，从而使处理器能够从该存储介质读取信储介质可以位于专用集成电路(ApplicationSpecifi