CN112397396B 半导体封装体及其形成方法 （台湾积体电路制造股份有限公司）

US2017098629A1,2017.US2016118333A1,2016.0封装体通过将一第一元件贴附至一第二元件制2将一第一芯片贴附至该第一重布线结构，该第一芯片的主在将该第一芯片贴附至该第一重布线结构之后，将一在贴附该第二元件之后，在该第一重布线结构和该第二重布线结将一第二芯片贴附至该第二重布线结构，该第二芯片的主3.如权利要求2所述的形成方法，其中将该第二元件贴附的步骤包括回焊该焊球以将4.如权利要求2所述的形成方法，其中将该第二元件贴附的步骤包括贴附该第二元件5.如权利要求2所述的形成方法，其中将该第二元件贴附的步骤包括贴附该第二元件一第二芯片，贴附至该第二重布线结构的一第一侧，该第二芯片3一封装胶，设置在该第一重布线结构和该第二重布线结9.如权利要求8所述的半导体封装体，其中该封装胶封装该第一芯片和该第二芯片的一第二重布线结构，设置在该第一重布线结构之上，该第二重布一第一芯片，贴附至该第一重布线结构，该第一芯片的一第一第二芯片，贴附至该第二重布线结构，该第二芯片的一第一贯通孔，延伸穿过该封装胶，该贯通孔将该第一重布线结构电16.如权利要求15所述的半导体封装体，其中该封装胶接触该第一芯片的整个侧边边17.如权利要求15所述的半导体封装体，其中该第一重布线结构为一扇出型重布线结18.如权利要求15所述的半导体封装体，其中该导电通孔直接设置在该贯通孔之上且4技术一般能够生产具有增强功能性且在印刷电路板(printedcircuitboard,PCB)上有小和第二重布线结构之间沉积一成型模料，成型模料的部分围绕第二重布线结构的侧边边567[0092]再者，为了方便描述附图中一元件或特征与另一(多个)元件或(多个)特征的关封装(system-in-package,SiP)结构。所述重布线结构的一可具有扇出型(fan-out)设计，设计方法(methodology)使得较薄的系统级封装结构具有较好的强度和减量的整体封装翘后的工艺封装以形成一集成电路封装体。集成电路芯片50可为一逻辑芯片(例如中央处理8片系统(system-on-a-chip,SoC)、应用处理器(applicationprocessor,AP)、微控制器(microcontroller)等)、一存储芯片(例如动态随机存取存储器(dynamicrandomaccess一电源管理芯片(例如电源管理集成电路(powermanagementintegratedcircuit,PMIC)mechanical-system,MEMS)芯片、一信号处理芯片(例如数字信号处理(digitalsignal[0095]集成电路芯片50可形成在一晶圆中，所述晶圆可包括在后续步骤中单体化板52具有一主动表面(例如图1中面朝上的表面)和一非主动表面(例如图1中面朝下的表[0096]多个装置(一个显示于图1中)54可形成在半导体基板52的前表面。装置54可为主动装置(例如晶体管(transistors)、二极管(diodes)等)、电容、电阻等。一层间介电质硼磷硅酸盐玻璃(Boron-DopedPhospho-SilicateGlass,BPSG)、无掺杂硅玻璃(undoped介电层中的金属化图案形成。金属化图案包括由一或多个低介电系数(low-k)介电层形成包括凸块下金属化(under-bumpmetallization,UBM)结构。虽然图1中仅表示了四个芯片9针测试验可在集成电路芯片50上施行以确认集成电路芯片50是否是为良裸晶粒(known模块、高频宽存储器(highbandwidthmemory,HBM)模块、或包括多个存储器芯片的类似物。在这些实施例中，集成电路芯片50包括多个通过基板穿孔技术(through-substrate其中每个封装体可包含一或多个芯片。释放层104可由一聚合物基材料(polymer-based例如聚苯并恶唑(polybenzoxazole,PBO)、聚酰亚胺、苯并环丁烯(benzocyclobutene,举例而言，晶种层可利用物理气相沉积(physicalvapordeposition,PVD)或类似方式形导电材料可通过电镀(例如有电电镀(electroplating)或无电电镀(electroless层118以物理地且电性地耦合金属化图案116。金属化图案120可以以与金属化图案112及/[0114]介电层110和金属化图案112分别为第一侧重布线结构106最底部的介电层和金属第一侧重布线结构106可包括任何数量的介电层和金属化图案。若更多的介电层和金属化布线结构106的最顶部的介电层(例如介电层122)的方向延伸。作为形成贯通孔126的一个化学电镀工艺(electro-chemicalplatingprocess)或无电电镀(electroless[0117]用于接合垫128和贯通孔126的光刻胶以及晶种层上未形成接合垫128和贯通孔[0118]如前所述，一集成电路芯片(例如参考图1前述的集成电路芯片50)可贴附至接合于接合垫128的任何适合的材料和材料层完全包含于本发明实连接器66(无论是导电柱或是凸块下金属化结构)上形成焊点130、将芯片连接器66压至接在一些实施例中，第一集成电路芯片50可利用直接金属-金属键合(directmetal-to-米的高度HTV，且集成电路芯片50可具有约30微米至约250微米的高度HIC1。高度HTV和高度HIC1的比值可为约0.04至约8。部连接器可因而在横向方向上比集成电路芯片50更为延伸。第一侧重布线结构106形成为[0121]一底部填充材料(underfillmaterial)132可分配在第一集成电路芯片50和第一[0123]图3A至图3H是表示根据一些实施例，形成一第二元件200的工艺期间的中间步骤旋转涂布或类似方式形成，且可暴露至光线以图案化。图案化将形成穿过光刻胶208的开工艺(thermallaminationprocess)形成。介电层212可包括预浸料(prepreg)或ABF膜20微米。使用预浸料或ABF膜材料作为介电层212的好处为第二侧重布线结构206将具有高口还包括线路开口(lineopenings)216，连接通孔开口214且提供布线可能性(routing[0129]在图3F中，在介电层212上方区域的通孔开口214和线路开口216将填充一导电材值在此范围内提供了合适的刚性以避免或减少因为不同的热膨胀系数(coefficientof同热膨胀系数。比值小于此数值可能无法提供充足的刚性予第二元件200以抗衡第一元件[0131]在图3G中，阻焊材料222形成且图案化以形成暴露导电通孔218及/或第二金属走处理。举例而言，化镍钯金(eletrolessnickelelectrolesspalladiumimmersionglod,ENEPIG)处理或有机保焊剂(organicsolderabilitypreservative,OSP)可于导电例如约10微米。阻焊材料222亦可用来保护第二侧重布线结构206的保护区域不受外部损[0133]就晶圆级工艺以形成第二元件200而言，一单体化工艺可通过沿着相邻第二元件合至第一封装元件100的第一侧重布线结构106。连接器226可具有形成于其上的环氧树脂体，以减少应力且保护回焊连接器226产生的接点。在第二元件200贴附至第一元件100之[0137]在图4B中，一封装胶(encapsulant)310形成在第一元件100之上且包围第二元件装胶310可在第二封装元件200贴附之后通过一毛细管流工艺形成、或在第二封装元件200贴附之前通过一适合的沉积方法形成。在一些实施例中，封装胶310可通过压缩成型液体或半液体(semi-liquid)形式被施加，且接着随后固化。封装胶310可为成型模料310可形成来覆盖的二侧重布线结构206的所有侧边边缘，以及第二承载基板202的所有或[0139]封装胶310提供了第二侧重布线结构206额外的支持，这使得整体封装体400更强第二元件200的侧边边缘而来。封装胶310可朝远离第二元件200的侧边边缘的方向向下倾线结构206。第二承载基板202可利用例如一热处理来改变设置在第二承载基板202上的释工艺或一机械剥离工艺可被执行，以移除第二承载基板202来暴露第二侧重布线结构206。二承载基板202的保护，封装体400仍不易在第二侧重布线结构206的上表面上成型蔓延上形成和图案化。钝化层320可为一介电材料，其形成的方法和材料可类似于介电层110、些实施例中，承载基板拆除被执行以使第一承载基板102从第一侧重布线结构106分离(或中，导电连接器410通过最初通过蒸镀法(evaporation)形成一层焊料、有电电镀、印制何适合的单体化方法(包括激光剥蚀(laserablation)或一或多个湿式蚀刻)也可以被利[0145]在单体化之后，第一侧重布线结构106具有宽度W1，所的强度和宽度W2将平衡第一侧重布线结构106可能会发贴附至基板503。额外装置511可包括主动装置及/或被动装置，例如集成被动装置(integratedpassivedevices)和表面安装元件(surfacemountdevices,SMD)(例如电置，像是存储器芯片(例如动态随机存取存储器(DRAM)芯片、堆叠式存储器芯片(stacked(SoC)、晶圆上元件(acomponentonawafer,CoW)、集成扇出型结构(integratedfan-[0148]图5A至图5H以及图6A至图6H描述了根据一些实施例，形成第一元件(包括第一集附至第一元件501(以及额外步骤)以形成封装[0150]在图5A中，第一元件501的第一侧重布线结构106被提供，且贯通孔126和接合垫[0151]第一集成电路芯片50和其他装置550可包括为了预期目的设计的装置，像是存储228与开口224可使用相同或不同的图案化方法同时形成或在不同时间[0154]在图5D中，一第二集成电路芯片50可于开口228处贴附至第于第二侧重布线结构206的宽度W2，且可形成封装胶310包围第二侧重布线结构206的侧边第二侧重布线结构206。前述布置的优势包括在水平方向给予更狭小的封装体504及/或沿[0160]在图6A中，第一元件601的第一侧重布线结构106被提供，且贯通孔126和接合垫材料可被使用。在图6B中，第一集成电路芯片50与一或多个其他的半导体装置650一起贴工艺和材料可被使用。一些或所有的开口228可暴露导电通孔218和第二金属走线220的部[0162]在图6D中，一第二集成电路芯片50可于开口228处贴附至第的宽度W1大于第二侧重布线结构206的宽度W2，且可形成封装胶310包围第二侧重布线结构电路芯片50的背侧表面可高于第一集成电路芯片5HC第二侧重布线结构206和第一集成电路芯片50之间的封装胶310的厚度可为约30微米至约布线结构比第二重布线结构更宽。一贯通孔将第一重布线结构电性耦合至第二重布线结胶填充于第一重布线结构和第二重布线结构之间和第二重布线结构之间沉积一成型模料，成型模料的部分围绕第二重布线结构的侧边边ABF膜(AjinomotoBuild-upFilm)、在ABF膜中激光钻孔一开口、在开口中形成一导电通所属技术领域中技术人员也可理解与上述等同的结构或工艺并未脱离本公开的构思和保