CN112441553B 微机电系统装置及其形成方法及集成芯片 （台湾积体电路制造股份有限公司）

US2013307857A1,2013.11.21本公开的各种实施例涉及一种微机电系统移动质量体的相对的侧壁设置在空腔的相对的结构包括第一压电结构及设置在第一压电结构2第一介电结构，设置在第一半导体衬底之上，其中所述第第二半导体衬底，设置在所述第一介电结构之上且第一压电防粘连结构，设置在所述可移动质量体与所述第一压电防粘连结构包括第一压电结构及设置在所述第一压电结构与所述第一介电结构导电通孔，设置在所述第一介电结构内，其中所述导电通孔从第一导电结构，设置在所述第一压电结构上，其中所述第3.根据权利要求2所述的微机电系统装置，其中所述第一电极与所述第一导电结构包第二介电结构，设置在所述第一压电结构上，其中所述第所述第一介电结构的上表面至少局部地界定所述空腔所述第一压电防粘连结构的高度介于所述距离的30％与第三半导体衬底，设置在所述第一半导体衬底及所述第二半导第二压电防粘连结构，设置在所述可移动质量体与所述第三半导体衬底的底表面之第二导电结构，设置在所述第二压电结构上，其中所述第第三介电结构，设置在所述第二压电结构上，其中所述第313.根据权利要求12所述的微机电系统装置，其中所述内连结构的所述导电特征是所空腔，至少局部地设置在所述半导体衬底与所述导电通孔，从所述层间介电结构垂直地向所述可移动质量体压电防粘连结构，设置在所述空腔的表面上，其中所述压电防粘连偏压电路系统，电耦合到所述电极，其中所述偏压电掺杂区，设置在所述可移动质量体中，其中所述偏压电路系统电耦合到被配置成向所述掺杂区提供与所述第一电压不同的在所述可移动质量体接触所述压电防粘连结构时，具测量电路系统，被配置成判断所述可移动质量体是处于可移动状态还是被固定状态，在下部层间介电结构上形成第一导电层，其中所述下部层4对所述压电层及所述第二导电层进行刻蚀，以分别形成压电结构及电在所述下部层间介电结构、所述导电线、所述电极及所述在所述上部层间介电结构之上形成可移动质量体，其中所述可在所述下部层间介电结构内形成导电通孔，使得所述导电通孔在对所述压电层或所述第二导电层进行刻蚀之前，在所述压电层上形成第三导电层；对所述第三导电层进行刻蚀，以形成导电结构，其中所述导空腔，至少局部地设置在所述半导体衬底与所述导电通孔，从所述层间介电结构垂直地向所述可移动质量体第一压电防粘连结构，设置在所述空腔的第一表面上，其中所述在所述可移动质量体接触所述第一压电防粘连结构时具有与所述第一形状不同的第23.根据权利要求20所述的集成芯片，其中所述第一压电防粘连结构还包括第一导电5所述第一压电结构的所述外侧壁分别与所述第一导电结构的外第二压电防粘连结构，设置在所述空腔的所述第一表面上所述空腔的所述第二表面与所述空腔的所述第一表面竖直地所述可移动质量体竖直地设置在所述第三压电防粘连结构与所述第二压电防粘连结所述第二压电结构与所述第三压电结构竖直间隔开的距离大于所述第二导电结构与第三半导体衬底，设置在所述第一半导体衬底及所述第二半导压电防粘连结构，设置在所述第三半导体衬底的底表面上，其中所导电通孔，设置在所述层间介电结构内，其中所述导电通孔从衬底穿孔，设置在所述层间介电结构与所述第二半接合结构，设置在所述第二半导体衬底与所述第三半导体衬底之间，上部导电通孔，设置在所述层间介电结构中，其中所述上部67[0002]微机电系统(microelectromechanicalsystem，MEMS)装置是对机械组件及电子动质量体被形成为具有设置在所述开口的相对的侧壁之间的相8不是自身指示所论述的各种实施例和/或配置之间的在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解[0018]MEMS装置面临的设计挑战之一是防止可移动质量体粘附到MEMS装置的相邻的部件(被称为粘连的效应)。由于这些装置的规模持续缩小且相邻的表面之间的间距变得更[0019]本申请的各种实施例涉及一种具有压电防粘连结构(piezoelectricanti-9stictionstructure)的MEMS装置。所述MEMS装置包括设置在第一半导体衬底之上的层间第二半导体衬底设置在ILD结构之上且包括可移动质量体。可移动质量体被配置成响应于构设置在可移动质量体与ILD结构的上表面之间。由于压电防粘连结构设置在可移动质量电防粘连结构将防止可移动质量体接触空腔的底部及潜在地粘附到ILD结构的上表面。因[0021]防止/校正粘连的压电防粘连结构的另一实例可包括具有第一掺杂类型的可移动[0022]图1示出包括压电防粘连结构的微机电系统(MEMS)装置100的一些实施例的剖视任何类型的半导体本体(例如，单晶硅/互补金属氧化物半导体(complementarymetal-另一些实施例中，半导体装置104可为或可包括例如金属氧化物半导体(metal-oxide-[0024]在第一半导体衬底102及半导体装置104之上设置有层间介电(ILD)结构106。在2)等导体衬底102二者之上设置有第三半导体衬底116。第三半导体衬底116可包括任何类型的移动质量体122是第二半导体衬底114的一部分且通过一个或多个系绳(tether)(未示出)又一些实施例中，可移动质量体122的相对的侧壁设置在上部ILD结构112的相对的侧壁之[0028]在空腔118中设置有多个压电防粘连结构124(本文中的第一压电防粘连结构些实施例中，压电防粘连结构124设置在上部ILD结构112的上表面与可移动质量体122之解，第二压电防粘连结构124b可包括第二电极126b(且任何其他压电防粘连结构也可包括钨酸钠(sodium-tungsten-oxide,Na2WO3)、铌酸钡钠(barium-sodium-niobium-oxide,Ba2NaNb5O5)、铌酸铅钾(lead-potassium-niobium-oxide,Pb2KNb5O15)、硅酸镧镓锂(LiTaO3压电结构128a可因第一压电结构128a两端的电压而从第一形状变形(或振动)成与第一形动质量体122粘附到第一压电防粘连结构124a例如氧化物(例如，SiO2)、氮化物(例如，氮化硅(SiN))、氧氮化物(例如，氮氧化硅[0036]在压电防粘连结构124分别包括介电结构202的实施例中，可移动质量体122可具种实施例中，压电防粘连结构124可通过向可移动质量体122提供第三电压且对第一电极一压电结构128a两端的电压将基于可移动质量体122与第一电极126a的距离而有所不同。到第一介电结构202a)，则第一压电结构128a两端的电压可足以导致第一压电结构128a变和/或第二掺杂浓度可使得第一压电结构128a两端的电压不足以使第一压电结构128a变[0038]如图3中所示，压电防粘连结构124可设置在可移动质量体122与第三半导体衬底移动质量体122与上部ILD结构112之间的压电防粘连结构124可被称为压电防在可移动质量体122上方的压电防粘连结构124可不分别与设置在可移动质量体122下方的[0042]如图4中所示，压电防粘连结构124中的一些压电防粘连结构124可包括介电结构202，且压电防粘连结构124中的一些其他压电防粘连结构124可包括导电结构130(本文中[0044]上部ILD结构112的上表面(例如，空腔118的底部)在垂直方向上与上部ILD结构其他实施例中，压电防粘连结构124中的一些压电防粘连结构124的长度(和/或宽度)可不同于压电防粘连结构124中的一些其他压电防粘连结构124的长度(和/或宽度)。在另一些[0051]第一导电通道504设置在第二半导体衬底114中且在上部导电通孔502与可移动质另一些实施例中，第一导电通道504可沿着系绳(未示出)中的一者或多者从第二半导体衬[0052]在一些实施例中，第三半导体衬底116通过接合结构506(例如，共晶接合结构[0053]在第二半导体衬底114、上部ILD结构112及下部ILD结构110中设置有衬底穿孔[0054]第二导电通道516设置在第三半导体衬底116中且在接合结构506与第四电极126d之间提供电连接。第二导电通道516是具有第一掺杂类型或第二掺杂类型的第三半导体衬[0055]第三导电通道518设置在第三半导体衬底116中且在接合结构506与第三电极126c之间提供电连接。第三导电通道518是具有第一掺杂类型或第二掺杂类型的第三半导体衬耦合到MEMS装置100。偏压电路系统602被配置成向MEMS装置100提供一个或多个偏压信号606(本文中的第一偏压信号606a及第二偏压信号606b统称为偏压信号606)，以防止/校正压电防粘连结构124的电极126提供具有第一电压的第一偏压信号606a，且偏压电路系统602可向可移动质量体122提供具有第三电压的第二偏压信号606b。MEMS装置100是处于可移动状态(例如，可移动质量体122在空腔118周围自由移动)还是处系统604可向MEMS装置100提供一个或多个分析信号608(本文中的第一分析信号608a及第二分析信号608b统称为分析信号608)。测量电路系统604接收与所述一个或多个分析信号608对应的一个或多个响应信号610(本文中的第一响应信号610a及第二响应信号610b统称为响应信号610)。举例来说，测量电路系统604可提供第一分析信号608a及第二分析信号响应信号610进行分析以判断可移动质量体122是处于可移动状态还是被固定状态(例如，对电压进行分析以确定可移动质量体122在空腔118中相对于一个或多个固定电极的位[0060]测量电路系统604可判断MEMS装置100处于第一被固定状态还是第二被固定状第一被固定状态可被称为触摸状态(touch-downstate)且发生在可移动质量体122接触/倾斜状态(tiltstate)且发生在可移动质量体122接触/粘附到第一压电防粘连结构124a信号610a及第二响应信号610b二者均指示可移动质量体122粘附到第一压电防粘连结构压电防粘连结构124a，而第二响应信号610b指示可移动质量体122未粘附到第二压电防粘[0061]在一些实施例中，测量电路系统604可向偏压电路系统602提供基于MEMS装置100的状态的一个或多个状态指示信号612(本文中的第一状态指示信号612a及第二状态指示MEMS装置100的操作期间，偏压电路系统602向MEMS装置100持续提供所述一个或多个偏压测量电路系统604可向偏压电路系统602提供第一状态指示信号612a及第二状态指示信号可移动质量体122粘附到第一压电防粘连结构124a，且第二状态指示信号612b可指示可移路系统602可向MEMS装置100提供所述一个或多个偏压信号606。举例来说，偏压电路系统602可向第一电极126a提供第一偏压信号606a以使第一压电结构128a变形，且向第二电极126b提供第二偏压信号606b以使第二压电结构[0065]如图7中所示，在下部ILD结构110中以及第一半导体衬底102之上设置内连结构施例中，形成图7中所示的结构的方法包括通过以下工艺来形成所述一个或多个半导体装置104：在第一半导体衬底102中形成成对的源极/漏极区(例如，通过离子注入(ion[0066]接着在第一ILD层及导电接触件之上形成第二ILD层，且在第二ILD层中形成第一结构：例如化学气相沉积(chemicalvapordeposition，CVD)、物理气相沉积(physicaloxidation)、溅镀(sputtering)、电化学镀覆(electrochemicalplating)、无电镀覆KNb5O15实施例中，形成压电防粘连结构124的工艺包括在第三导电层906(参见例如图9)上形成掩电层902(参见例如图9)暴露到刻蚀剂(例如，湿式/干式刻蚀剂)。刻蚀剂移除第三导电层[0074]如图12中所示，在上部导电线120之上及压电防粘连结构124之上形成上部ILD层的工艺包括在上部导电线120及压电防粘连结构124上沉积上部ILD层1202。可通过例如2)等着在上部ILD层1202上及开口中沉积导电层(未示出)。在一些实施例中，导电层包含例如成上部ILD结构112的工艺包括在上部ILD层1202中形成暴露出压电防粘连结构124的第一孔502上形成掩模层(未示出)。之后，将上部ILD层1202暴露到刻蚀剂，以移除上部ILD层介电层且选择性地对介电层进行刻蚀以分别在压电结构128上形成介将第二半导体衬底114接合到上部ILD结构112之后，可通过移除(例如，通过研磨或CMP移除)第二半导体衬底114的上部部分来使第二半导体衬底[0079]如图15中所示，衬底穿孔(TSV)512被形成为穿过第二半导体衬底114延伸到内连施例中，可通过在第二半导体衬底114中形成沟槽且接着用介电材料填充所述沟槽来形成[0080]在一些实施例中，形成TSV512的工艺包括在第二半导体衬底114上形成掩模层施例中，形成下部接合环510的工艺包括在第二半导体衬底114及TSV512之上形成掩模层形成可移动质量体122的工艺包括在第二半导体衬底114及下部接合环510上形成掩模层出第三半导体衬底116的一些部分的多个开口。接着在掩模层上及所述多个开口中沉积导成第二开口1902的工艺包括在第三半导体衬底116上沉积第一掩模层1904(例如，负性/正成第二压电层2004的工艺包括在第四导电层2002上沉积第二压电层2004。可通过例如溅积或生长第二压电层2004。在另一些实施例中，第二压电层2004可包含例如PZT、ZnO、WO3中，形成压电防粘连结构124的工艺包括在第五导电层2006(参见例如图20)上形成第二掩半导体衬底116接合到第二半导体衬底114的工艺包括将上部接合环508接合到下部接合环[0090]图23示出形成包括压电防粘连结构的MEMS装置的方法的一些实施例的流程图次序发生和/或与除本文中所示出和/或阐述的动作或事件以外的其他动作或事件同步地[0091]在动作2302处，提供具有设置在第一半导体衬底上的下部层间介电(ILD)结构的电防粘连结构设置在上部ILD结构的开口中。图11到图13示出与动作2306对应的一些实施[0095]在动作2310处，在第二半导体衬底中及压电防粘连结构上之形成可移动质量第一压电结构及设置在所述第一压电结构与所述第一介电结[0101]在一些实施例中，在上述微机电系统装置中，所述可移动质量体具有大于约1×包括第二压电结构及设置在所述第二压电