CN112567516A 三维nor存储器阵列的制造方法 （日升存储公司）

PCT/US2019/041678201WO2020/014655EN2020.01一种制造三维存储器结构的过程包括：(a)在半导体衬底的平坦表面之上提供一个或多个有源层，每个有源层包括(i)具有第一电导率的体层相邻；(b)蚀刻有源层以创建多个有源堆叠源堆叠体的侧壁；(c)由硅氧化物填充第一组沟相邻的有源堆叠体的硅氧化物列并暴露有源堆叠体的一个或多个侧壁的部分；(e)通过各向同2在半导体衬底的平坦表面之上提供一个或多个有源层，每个有源层包括(i)具有第一蚀刻所述有源层以创建多个有源堆叠体和第一组沟槽，所述第通过各向同性蚀刻穿过所述有源堆叠体的侧壁的暴露的由具有与所述第一导电率相反的第二导电率的第三半导体层填充所述介电层中的凹3.根据权利要求1所述的过程，还包括使所述金属或导体层从所述有源步骤的暴露的5.根据权利要求1所述的过程，还包括在所述有源堆叠体的暴露的侧壁之上提供电荷6.根据权利要求1所述的过程，还包括通过用导体材料填充由相邻的硅氧化物列和相8.根据权利要求7所述的过程，其中，(i)每个体层分别形成组织为NOR存储器串的多个储存晶体管的公共漏极区域和公共漏极区域；(iv)在所述第二隔离层之上提供光致抗蚀剂层且将所述光致抗蚀剂图案化以在所述3(v)各向异性地移除所述第二隔离层的暴露的第一区域和所述第二有源层在所述第二(vii)各向异性地移除(a)所述第一隔离层的暴露的第一区域和所述第二隔离区域的(x)在预先确定的位置处各向异性地移除所述绝缘材料，以创建到达两个或更多个有4[0002]在共同未决申请I和II中已经描述了表示一般非易失性存储器单元的阵列的高密度结构。共同未决的申请I和II的存储器阵列被组织为在半导体衬底之上制造的连接的储体中的半导体层的多个条带(“有源条带”)，每个条带提供被组织为NOR型的存储器串或电路。[0003]图1a示意性地图示了含有可以使用本发明的方法制造的NOR存储器串的存储器结如本领域普通技术人员已知的那样。在有源堆叠体之间的空间中提供由电荷储存材料121互连层进行电存取。在图1a中，在每个有源堆叠体的前面和背面提供部分108(“阶梯部5包括(i)n+半导体层103和104(例如n型多晶硅)，它们可以为NOR存储器串提供公共源极区+半导体层103和104附近提供的导体层105(例如具有粘合和阻底的平坦表面之上提供一个或多个有源层，每个有源层包括(i)具有第一电导率的第一半并暴露有源堆叠体的一个或多个侧壁的部分；(e)通过各向同性蚀刻穿过有源堆叠体的侧以及(h)由具有与第一导电率相反的第二导电率的第三半导体层填充介电层中的凹陷。另[0009]根据一个实施例，该过程还包括使金属或导体层从有源步骤[0011]在一个实施例中，该过程还包括在有源堆叠体的暴露的侧壁并且通过用导体材料填充由相邻的硅氧化物列和相邻的有源堆叠体围绕的空间来形成字层和第二半导体层分别形成组织为NOR存储器串的多个储存晶体管的公共漏极区域和公共6隔离层的第一区域；(v)各向异性地移除第二隔离层的暴露的第一区域和第二有源层在第除(a)第一隔离层的暴露的第一区域和第二隔离区域的暴露的第二区域，以及(ii)第一半导体层在第一隔离层的暴露的第一区域和第二隔离区域的暴露的第二区域底下的部分；[0014]图1a示意性地图示了含有可以使用本发明的方法制造的类型的NOR存储器串的存[0017]图3(i)是存储器结构100的阵列部分109的x_z平面横截面视图，示出了图案化的[0019]图3(iii)和3(iv)分别是顶视图和x_z平面横截面视图，示出了在蚀刻沟槽209以[0021]图3(vi)和3(vii)分别是顶视图和x_z平面横截面视图，示出了在使用金属/导体材料填充沟槽209和腔体211之后得到[0022]图3(viii)和3(ix)分别是顶视图和x_z平面横截面视图，示出了在金属/导体层[0023]图3(x)示出了穿过字线沟槽的x_z平面横截面视图，示出了填充金属/导体层105[0024]图3(xi)是在将电荷储存材料213和字线214沉积和平坦化之后的存储器结构100[0025]图3(xii)是图示在形成全局互连层之后的存储器结构100的阵列部分108的顶视7[0028]本发明提供了用于制造含有NOR存储器串的阵列的存储器结构的有效过程。在下层中形成，用于连接到底下的电路。一个或多个全局互连层然后可以形成在隔离层上方。[0032]在有源层的沉积期间，在阶梯部分108中形成了用于电存取要形成的每个有源条带的漏极多晶硅104的阶梯结构。由阵列部分109上方的掩模保护阵列部分109免受阶梯形(i)至2(vi)图示了根据本发明的一个实施例的在存储器结构100的阶梯部分108中的阶梯蚀剂层201沉积和图案化在存储器结构100之上。第一蚀刻步骤从不受光致抗蚀剂201保护暴露的部分移除(a)两个有源层101_1和101_2的SAC4层105s_t，以及(b)有源层101_1和[0035]然后提供硅氧化物202以填充由第一蚀刻步骤和第二蚀刻步骤创建的腔体。随后8出。然后可以在硅氧化物202以及有源层101_1和101_2中的每一个的下卧的塞缝氧化物(v)讨论的这些阶梯形成步骤需要每两个沉积的有源层一个[0037]在将存储器结构100的所有有源层沉积并且填充来自最后两个有源层上的最近的通孔穿过要在存储器结构100上方形成的一个或多个全局互连层中的导体在漏极多晶硅3(iv)分别是顶视图和x_z平面横截面视图，示出了在蚀刻字线沟槽209之后得到的存储器[0040]接下来，通过选择性各向同性蚀刻技术移除每个有源层中分别与源极多晶硅103有源堆叠体中移除所有SAC4层105s_b和105s_t，从而在它们的位置上创建腔体211之后得到的存储器结构100。在图3(vii)中，有源条带中的腔体211由金属/导体层305替换。图39[0043]然后可以进行选择性的各向同性蚀刻以使金属/导体层105和塞缝氧化物102o凹果不移除硅氧化物列208，则各向同性氧化物蚀刻还使硅氧化物列208的暴露的侧壁沿y方和塞缝氧化物102o两者中的凹陷以及字线沟槽。可以跟随沟道多晶硅102的各向异性蚀刻的原位掺硼的多晶硅来提供沟道多晶硅102。图3(x)是穿过字线沟槽209的x_z平面横截面性氧化物蚀刻之前不移除硅氧化物列208的一个缺点是在硅氧化物列208后面的塞缝氧化[0045]如果如上所讨论的在由金属/导体层305替换SAC4层105s_t和105s_t之后移除硅存材料213和字线214沉积和平坦化之后的存储器[0047]可以将缓冲氧化物215沉积在存储器结构100之上，将缓冲氧化物215图案化并蚀刻以向缓冲氧化物215下方的字线214提供接触通孔。这些接触通孔可以由钨填充(“钨插[0048]提供以上详细描述以说明本发明的特定实施例，并且不旨于限制以上详细