CN113053432B 存储器件及其操作方法 （三星电子株式会社）

分别连接在串选择线与接地选择线之间的单元供给所述串选择线的第一电压和提供给所述接所述第二电压的电压电平以控制所述单元串的所述控制逻辑生成所述第一电压和所述第二电2存储器单元阵列，包括多个单元串，每个单元串包括分别连接接地选择线之间的多个存储器单元以及连接到所述多个存储控制逻辑，被配置为生成提供给所述多个串选择线的第一所述控制逻辑生成所述第一电压和所述第二电压中的一个作为预脉冲述读电压输入到所选字线之前将所述预脉冲电压输入到未选串选择线或未选接地选择线，所述行解码器将第三电压提供给所述多个字线中的至少一个字线，所具有低于所述第一阈值的电平时具有高于所述第一电平的第其中，在所述预脉冲电压具有高于或等于所述第一阈值的电所述行解码器将预定导通电压提供给与所选单元串连接的串选择线且将所述第一电压和所述第二电压分别提供给未与所选单元串连接的串选择线和接地选3.根据权利要求2所述的存储器件，其中，所述预脉冲电压的电平低于导通电压的电在所述预脉冲电压具有低于所述第一阈值的电平的时段期间沟道具有通过以预定比率对所述第一电位电平与所述第二电位电平进行求和而获得的电3多个单元串，每个单元串包括多个存储器单元控制逻辑，被配置为选择所述多个单元串中的至少一个以执行读操作或编程验证操其中，所述预脉冲电压在根据阈值电压分布的所述预定读所述势垒线通过防止划分后的多个沟道之间的电位共享，来部分地对外围电路区域，包括第二金属焊盘，并通过所述第一金属焊盘和所控制逻辑，在所述外围电路区域中，被配置为使得与所述多个行解码器，在所述外围电路区域中，被配置为在所述控制逻辑的其中，所述控制逻辑在与所述多个存储器单元中的虚设其中，在输入所述读电压之前的时段内，基于被选择作为4线的上部沟道结构与下部沟道结构之间的边界处的至少一5与多个位线的交点处并串联连接在多个串选择线与多个接地选择线之间的多个存储器单并被配置为控制预脉冲电压使得预脉冲电压被选择性地输入到与未选单元串连接的串选6[0016]图10A和图10B是示出了根据示例实施例的在存储器件中选择势垒线的方法的流列110包括的多个块中的每一个中，布置在距衬底相同高度处的多个存储器单元可以连接[0028]电压生成器120可以使用外部提供的功率PWR来生成用于存储器件100的操作的各[0029]控制逻辑130可以基于从外部接收的命令CMD和地址ADDR来生成用于编程操作或7压的电平的电压控制信号。另外，控制逻辑130可以将行地址信号X-ADDR提供给行解码器[0030]行解码器140可以响应于行地址信号X-ADDR而选择包括在存储器单元阵列110中[0031]在示例实施例中，行解码器140可以在读操作中将预脉冲电压选择性地提供给与实施例中，行解码器140可以在字线的设置时段期间将接地电压提供给未选串选择线并将[0032]控制逻辑130可以被配置为在读操作中将单元串的沟道升压电平控制为预定电出到行解码器140，以在读操作中在预定沟道升压时段期间将预脉冲电压选择性地提供给多个未选字线中的至少一个作为势垒线以控制多个分离的沟道区域的每个沟道升压电平。[0033]沟道升压控制单元CBC可以控制行解码器140在调整多个逻辑分离的沟道区域的缓冲器从与所选字线相连的所选存储器单元读取数据的读出时段期间将高于或等于阈值势垒线上方和下方的沟道的电位升压到低于第一电平且高于第二电平的第三电平。因此，在由沟道升压控制单元CBC执行读操作时，未选单元串的沟道电位可以低于现有的升压电8[0038]根据示例实施例的存储器件100可以具有在外围电路上形成并设置有多个存储器串联连接的n个存储器单元MC1至MCn。单元串S1至Sn可以各自包括分别串联连接到存储器单元MC1至MCn的两端的接地选择晶体管GST和串选择晶体管SST。彼此串联连接的n个存储器单元MC1之间和/或在串选择晶体管SST与第n存储器单元MCn之间进一步设置未存储有数端子可以连接到公共源极线CSL。在串选择晶体管SST中，栅极端子可以连接到串选择线[0042]尽管图2示出了单个接地选择晶体管GST和单个串选择晶体管SST连接到彼此串联连接的n个存储器单元MC1至MCn的结构，但是多个接地选择晶体管GST和/或多个串选择晶体管SST可以连接到n个存储器单元MC[0043]串选择晶体管SST的漏极端子可以连接到位线BL1至BLm中的相应一个。当通过串选择线SSL1至SSLn将信号输入到串选择晶体管SST的栅极端子时，可以将通过位线BL1至BLm输入的信号发送到彼此串联连接的存储器单元MC1至MCn以执行编程操作或读操作。另[0046]首先参考图3A，根据示例实施例的存储器件300可以包括在垂直方向上堆叠的单9堆叠。接地选择线GSL以及串选择线SSL1和SSL2的数量可以相对于图3A中所示的数量进行上延伸的沟道结构CH。沟道结构CH可以穿过接地选择线GSL、字线WL以及串选择线SSL1和和阻挡层中的至少一个可以具有围绕接地选择线GSL、字线WL以及串选择线SSL1和SSL2的[0052]在设置有隔离绝缘层360的区域中，可以设置具有与沟道结构CH具有相同结构的以在一对字线切口WC之间被分成多个区域。接地选择线GSL以及串选择线SSL1和SSL2的数[0057]参考图4A，根据示例实施例的存储器件400可以包括在垂直方向上堆叠的单元区[0059]下部沟道结构可以从第二衬底402延伸，并且上部沟道结构可以从下部沟道结构一个可以包括从衬底402延伸的下部沟道结构LCH和连接到下部沟道结构LCH的上部沟道结LCH与上部沟道结构UCH之间的边界相邻的中间字线MWL[0065]多个单元串S1至S4可以通过相应的串选择晶体管SST1至SST4连接到位线BL。例[0066]单元串S1至S4可以通过相应的接地选择晶体管GST1至GST4连接到公共源极线晶体管GST1至GST4可以通过不同的接地选择线GSL1至GSL4从行解码器接收控制信号以进[0067]单元串S1至S4中的每一个可以包括在相应的串选择晶体管SST1至SST4与相应的少一个虚设存储器单元设置在接地选择晶体管GST1至GST4与第一存储器单元MC1之间和/S1至S4中的第十二存储器单元MC12可以共同地连[0069]在存储器件中，可以在读操作和/或编程验证操作期间选择多个单元串S1至S4中连接的所选串选择线和所选接地选择线。在示例实施例中，读通过电压可以为约10V或更[0072]在第一时段P1和第二时段P2期间，可以通过所选串选择线Sel_SSL和所选接地选择线Sel_GSL向包括在所选单元串中的所选串选择晶体管和所选接地选择晶体管提供高于择线Unsel_SSL和未选接地选择线Unsel_GSL向包括在未选单元串中的未选串选择晶体管件可以使用彼此具有不同电平的两个或更多个读电[0074]上述操作可以使得在第一时段P1期间未选单元串的沟道电位CH被升压到预定电选接地选择线Unsel_GSL向连接到未选单元串的未选串选择晶体管和未选接地选择晶体管[0079]以上操作可以使未选单元串的沟道CH的电位在第一时段P1期间被升压到预定升[0080]在参考图8所描述的操作中，未选串选择晶体管和未选接地选择晶体管在第一时选单元串的沟道的电位升压到第一电平与第二电平之间的第三[0086]下文中，将进一步详细地描述根据示例实施例的在存储器件中选择势垒线的方[0087]图10A和图10B是示出了根据示例实施例的在存储器件中选择势垒线的方法的流[0091]在存储器件中，可以基于所确定的读电压来确定未选单元串的沟道升压电平沟道升压电平。势垒线之间的字线的数量与势垒线与未选接地选择线之间的字线的数量之比而变化。另外，未选单元串的沟道升压电平可以取决于输入到未选字线的读通过电压的电平而变化。的读电压（S210）。另外，可以基于所确定的读电压来确定未选单元串的沟道升压电平[0094]可以基于所确定的沟道升压电平来选择多个未选字线中的至少一个作为势垒线[0095]可以确定在所选势垒线候选和/或与所选势垒线候选相邻的字线中是否存在虚设[0096]当在势垒线候选和/或与势垒线候选相邻的字线中存在虚设字线时，可以选择虚元阵列600被示出为包括第一单元串S1至第四单元串S4，但是可以对存储器单元阵列60的配置进行各种修改。第一单元串S1至第四单元串S4中的每一个可以包括连接在串选择线SSL1至SSL4与接地选择线GSL1至GSL4之间的多个存储器单元MC1[0099]在读操作和/或编程验证操作期间，可以通过选择第一单元串S1至第四单元串S4中的至少一个并将读电压输入到与所选单元串S1至S4连接的至少一个所选字线来读取存[0100]在连接到第一单元串S1的多个未选字线WL1至WL11中，可以选择至少一个未选字[0101]未选单元串S2至S4的沟道可以在读操作的第一时段P1中通过势垒线B_WL被逻辑WL12和势垒线B_WL之外的其他字线WL1至WL5及WL8至[0103]为了防止由于势垒线B_WL周围的电位的快速变化而导致在势垒线B_WL中发生热读通过电压输入到最靠近势垒线B_WL的第五字线WL5和第八字线WL8。在第一时段P1期间，[0104]在下文中，将参考图12A和图12B来描述输入到存储器单元阵列600的控制信号以[0107]可以将读通过电压VPASS输入到第一字线WL1至第三字线WL3以及第十字线WL10和[0108]在第一时段P1和第二时段P2的至少一部分期间，输入到第五字线WL5和第八字线[0109]在第一时段P1和第二时段P2的至少一部分期间，输入到第四字线WL4和第九字线此，输入到第五字线WL5和第八字线WL8的电压达到读通过电压VPASS的时间S1可以长于输入到第四字线WL4和第九字线WL9的电压达到读通过电压VPASS的时间S元串SSL2至SSL4的沟道CH逻辑划分为势垒线B_WL上方的第一沟道CH1和势垒线B_WL下方的[0111]在存储器件中，可以在第一时段P1期间执行第一升压以对第一沟道CH1和第二沟串选择线Unsel_SSL和未选串选择线Unsel_GSL中的未选接地选择线Unsel_GSL，以将第一沟道CH1的电位升压到预定升压电平VBOOST并将第二沟道CH2的电位保持在压电平、以及对应于第一沟道CH1的字线的数量与对应于第二沟道CH2的字线的数量之比，一沟道CH1相对应的字线WL8至WL12的数量为五，且与第二沟道CH2相对应的字线WL1至WL5电位维持在接地电平，并且可以将势垒线B_WL下方的第二沟道CH2的电位升压到预定升压串的沟道CH的电位升压到高于第一沟道CH1的升压电平并低于第二沟道CH2的升压电平沟道CH2的升压电平VBOOST、以及对应于第一沟道CH1的字线的数量与对应于第二沟道CH2串S1至第四单元串S4中的每一个可以包括连接在串选择线SSL1至SSL4与接地选择线GSL1压差的电压电平可以被确定为包括在未选单元串S1、S3和S4中的每一个的沟道的升压电[0121]在该存储器件中，可以将导通电压输入到所选串选择线SSL2和所选接地选择线P1期间，可以将预脉冲电压输入到未选串选择线SSL2至SSL4或未选接地选择线GSL2至分离的沟道可以彼此电重新连接。可以取决于被势垒线B_WL分离的沟道的每个升压电平、与相应的分离沟道相对应的字线的数量的比率等来确定电连接的沟道的升压电平。例如，接地选择线Unsel_GSL的第一接地选择线GSL1、第三接地选择线GSL3和第四接地选择线[0125]可以将读通过电压VPASS输入到作为未选字线Unsel_WL的第一字线WL1至第三字将读通过电压VPASS输入到第四字线WL4和第五选字线BN2_WL的第二字线WL2和第七字线WL7的电压可以是低于读通过电压VPASS。作为示的电压可以比读通过电压VPASS低第二值m2。在示例实施例中，第一值m1可以大于第二值于输入到第二字线WL2和第七字线WL7的电压达到读通过电压VPASS的时间S被逻辑划分成第一沟道CH1和第二沟道CH2。可以将第一沟道CH1初步升压到第一升压电平[0130]在示例实施例中，通过取决于对应于第一沟道CH1的字线的数量与对应于第二沟字线WL6至WL12的数量为七，并且与第二沟道CH2相对应的未选字线WL1至WL3的数量为三。[0131]与图11至图15B所示的不同，可以将势垒线B_WL选择为彼此间隔开的多个未选字可以选择第八字线WL8作为第一势垒线B_WL1，并且可以选择第四字线WL4作为第二势垒线[0134]在第一时段P1期间，多个未选单元串S2至S4的沟道可以通过第一势垒线B_WL1和第二势垒线B_WL2被逻辑分成第一沟道CH1脉冲电压输入到未选接地选择线GSL2至GSL4，并且可以将第一沟道CH1初步升压到第一升压电平VBOOST3中的每一个可以与对应于第一沟道CH1至第三沟道CH3中的每一个的字线的VBOOST'可以具有通过与其字线数量成比例地对第一沟道CH1至第三沟道CH3的升压电平VBOOST1至VBOOST3进行求和[0138]参考图18，根据示例实施例的存储器件可以在读操作和/或编程验证操作期间在[0143]由于在第一模式下未将预脉冲电压输入到未选串选择线为服务器或PC。可以根据MIPI标准中所定义的D-PHY或C-PHY接口将诸如静止图像/视频的数据发送到AP2000可以识别由相机2100捕捉的静止图像/视频中包括的字符串，并且可以提供与该字符全功能。处理包括在通过调制解调器2400或I/O设备2700a和2700b从外部接收的内容中的音频数[0155]调制解调器2400可以调制信号并发送调制后的信号以发送和接收有线/无线数[0156]AP2800可以控制移动系统2000的整体操作。具体地，AP2800可以控制显示器2800可以根据MIPI标准中所定义的D-PHY或C-PHY接口将要显示在显示器2200上的图像数[0158]在AP2800上驱动的操作系统的核可以包括输入/输出调度器和用于控制闪存设备2600a和2600b的设备驱动器。设备驱动器可以参考输入/输出调度器所管理的同步队列并且被内核共享的公共高速缓存可以被包括在处于执行AP2800的特定功能的功能块，并且可以包括用作专用于处理图形数据的功能块的[0162]AP2800可以根据JEDEC标准来设定命令和模式寄存器设定（MRS）命令以控制口协议以控制用于加速器的DRAM1500b，其中独立于AP180移动系统2000通电时的时间点初始化DRAM2500a和2500b。当加载操作系统和应用程序数[0166]根据示例实施例，移动系统2000可以包括容量大于DRAM2500a和2500b的容量的[0167]闪存设备2600a和2600b可以包括存储器控制器2610和闪存2620。存储器控制器2610可以从AP2800接收控制命令和数据，并且可以响应于该控制命令将数据写入闪存操作或从闪存2620读取数据。作为示例，可以降低闪存2620的沟道升压电平以改善闪存中的数据来执行由AP2800和/或加速器模块2820执行的训练步骤和AI数据操作的至少一[0170]闪存设备2600a和2600b可以存储诸如由相机2100捕捉的静止图像/视频的数据，以被称为数据存储中心。数据中心3000可以包括应用服务器3100至3100n及存储服务器至3200m的数量进行各种选择，并且应用服务器3100至3100n的数量和存储服务器3200至[0173]应用服务器3100或存储服务器3200可以包括处理器3110和3210及存储器3120和类似地应用于应用服务器3100。根据示例实施例，应用服务器3100可以不包括存储设备储服务器3200中的存储设备3250的数[0174]应用服务器3100至3100n和存储服务器3200至3200m可以通过网络3300彼此通3100的描述可以应用于另一应用服务器3100n，并且存储服务器3200的描述可以应用于另[0177]应用服务器3100可以通过网络3300将请求由用户或客户端存储的数据存储在存储服务器3200至3200m之一中。应用服务器3100可以通过网络3300从存储服务器3200至[0178]应用服务器3100可以通过网络3300访问包括在另一应用服务器3100n中的存储器3120n或存储设备3150n，或者可以通过网络3300访问包括在存储服务器3200至3200m中的存储器3220至3220m或存储设备325[0179]因此，应用服务器3100可以对存储在应用服务器3100至3100n和/或存储服务器3200至3200m中的数据执行各种操作。例如，应用服务器3100可以执行用于在应用服务器3100至3100n和/或存储服务器3200至3200m之间移动数据的指令或复制数据的指令。在这者可以直接从存储服务器3200至3200m的存储设备3250至3250m移动到应用服务器3100至以以直接附接存储（DAS）的方式实现，其中使用专用电缆将存储服务器3200与存储设备送到存储设备3250至3250m和3150至3150n或者存储器3220至3220m和3120至3120n以对数[0184]存储设备3250至3250m可以响应于从处理器接收的读命令而将控制信号和命令/3200中的处理器3210、另一存储服务器3200m中的处理器3210m或应用服务器3100和3100n中的处理器3110和3110n提供写命令和[0186]NAND闪存设备3252可以是根据参考图1至图18所描述的各种示例实施例的存储器[0191]实施例可以提供一种能够在显著减小功耗和电源尺寸的增大的同时防止存储器[0194]存储器件4000的外围电路区域PERI和单元区域CELL可以各自包括外部焊盘接合[0195]外围电路区域PERI可以包括第一衬底4210、层间绝缘层4215、形成在第一衬底4210上的多个电路元件4220a、4220b和4220c、分别连接到多个电路元件4220a、4220b和[0196]在图21所示的示例实施例中，尽管仅示出和描述了第一金属层4230a、4230b和和4240c上的一个或多个附加金属层的至少一部分可以由电阻率比形成第二金属层4240a、[0198]下接合金属4271b和4272b可以形成在字线接合区域WLBA中的第二金属层4240b到单元区域CELL的上接合金属4371b和4372b。下接合金属4271b和4272b以及上接合金属层4350c和第二金属层4360c。例如，第一金属层4350c可以是位线接触，并且第二金属层4360c可以是位线。在示例实施例中，位线4360c可以在平行于第二衬底4310的上表面件4220c连接的下接合金属4271c和直于第一方向的第二方向（X轴方向）上延伸，并且可以连接到多个单元接触插塞4341至在第二方向上以不同长度延伸的多个字线4330的至少一部分提供。第一金属层4350b和第二金属层4360b可以顺序地连接到与多个字线4330连接的多个单元接触插塞4340的上部。多个单元接触插塞4340可以通过字线接合区域WLBA中的单元区域CELL的上接合金属4371b和4372b以及外围电路区域PERI的下接合金属4271b和4272b连接到外围电路区域[0203]多个单元接触插塞4340可以电连接到在外围电路区域PERI中形成行解码器4394成页缓冲器4393的电路元件4220c的工作电压不同。例如，形成页缓冲器4393的电路元件4220c的操作电压可以大于形成行解码器4394的电路元件42极线4320。第一金属层4350a和第二金属层4360a可以顺序地堆叠在公共源极线接触插塞4380的上部上。例如，布置有公共源极线接触插塞4380、第一金属层4350a和第二金属层4360a的区域可以被定义为外部焊盘接合区插塞4203连接到设置在外围电路区域PERI中的多个电路元件4220a、4220b和4220c中的至通过第二输入输出接触插塞4303连接到设置在外围电路区域PERI中的多个电路元件[0208]根据实施例，可以选择性地形成第一输入输出焊盘4205和第二输入输出焊盘入输出焊盘4205和第二输入输出焊盘43[0209]在分别包括在单元区域CELL和外围电路区域PERI中的外部焊盘接合区域PA和位线接合区域BLBA中的每一个中，设置在最上金属层上的金属图案可以被设置为虚拟图案，电路区域PERI的最上层金属层中，具有与单元区域CELL的上层金属图案4372a相同的横截电路区域PERI的最上金属层中的下部金属图案4273a相对应且具有与外围电路区域PERI的下部金属图案4273a相同的形状的上部金属图案4372a可以形成在单元区域CELL的最上金[0211]下接合金属4271b和4272b可以形成在字线接合区域WLBA中的第二金属层4240bCu接合电连接到单元区域CELL的上接合金属4371b和4部金属图案4252相对应且具有与外围电路区域PERI的下部金属图案4252相同的横截面形