CN113228283B 显示装置及其制造方法 （三星显示有限公司）

2021.06.11PCT/KR2019/0071622019.06.13WO2020/122337KO2020.06.18US2018175009A1,2018.06.21个子像素包括像素电路层和设置在像素电路层2其中，所述子像素中的每个包括像素电路层和设置在所述像素电路层上的显示元件绝缘层，设置在所述反射图案上，并且暴露所述发光元件的第第一接触电极，设置在所述绝缘层上，并且将所述第二接触电极，设置在所述绝缘层上，并且将所述3形成至少一个发光元件，所述发光元件设置在所述第一电极和所述第二在所述反射图案上设置绝缘层，所述绝缘层暴露所述发光元形成第一接触电极，所述第一接触电极设置在所述绝缘层上，并且将形成第二接触电极，所述第二接触电极设置在所述绝缘层上，并且将4的半导体而获得的结构)来制造具有与微米[0005]本公开的各种实施方式涉及具有增强的光效率的显示装置以及制造该显示装置5[0029]首先，从发光元件发射的光可以通过设置在堤部上的反射图案朝向封盖层反[0033]图3a至图3d是示出根据各种实施方式的图2的显示装置的单位发光区域的示例的[0034]图4a是示意性地示出包括在图2中所示的像素中的一个中的第一子像素至第三子6[0038]图7示出了根据本公开的实施方式的显示装置，并且是示出了将光转换图案层联[0046]如图1中所示，根据本公开的实施方式的发光元件LD可以包括第一导电半导体层[0048]发光元件LD可以具有通过在发光元件LD的纵向方向上连续地堆叠第一导电半导[0049]发光元件LD可以制造成小尺寸，其具有对应于例如微米级或纳米级尺寸的直径光元件LD的尺寸以满足向其应用发光元件LD的显7[0053]第二导电半导体层13可以设置在有源层12上并且包括与第一导电半导体层11的例如，第二导电半导体层13可以包括半导体层，该半导体层包括InAlGaN、GaN、AlGaN、或者可以被设置为仅覆盖第一导电半导体层11、有源层12和第二导电半导体层13中的一[0057]绝缘膜14可以设置成包围第一导电半导体层11、有源层12和/或第二导电半导体[0059]如果绝缘膜14设置在发光元件LD上，则可以防止有源层12与第一电极和/或第二防止在彼此相邻的发光元件LD之间发生不8础层BSL上并且配置成驱动像素PXL；以及线部件(未示出)，设置成将像素PXL与驱动器联设置有用于驱动像素PXL的驱动器和用于将像素PXL联接到驱动器的线部件中的一些的区[0069]虽然在附图中示出了显示区域DA设置在显示装置的中央区域中且非显示区域NDA[0072]像素PXL可以在基础层BSL上设置在显示区域DA中。像素PXL中的每个表示用于显[0073]像素PXL中的每个可以包括发光元件LD，其配置成响应于扫描信号和数据信号而[0075]虽然图2示出像素PXL以矩阵的形式在第一方向DR1和不同于第一方向DR1的第二9[0078]图3a至图3d是示出根据各种实施方式的图2的显示装置的单位发光区域的示例的子像素至第三子像素中的每个可以配置成可具有各种已知结构的无源显示装置或有源显[0082]在实施方式中，发射区域EMA可以包括在第一驱动电源VDD和第二驱动电源VSS之[0083]发光元件LD中的每个的第一电极(例如，阳极电极)可以经由像素驱动电路144联[0084]虽然图3a至图3d示出了发光元件LD在第一驱动电源VDD和第二驱动电源VSS之间[0086]像素驱动电路144可以包括第一晶体管T1和第二晶体管T2、以及存储电容器Cs像素驱动电路144的结构不限于图3a中所示的144中的第一晶体管T1和第二晶体管T2中的至少一个可可以包括第三晶体管T3。第三晶体管T3可以联接在第j数据线Dj和发光元件LD中的每个的[0095]为了方便，图3b示出了第一晶体管T1至第三晶体管T3中的全部均由P型晶体管形中的至少一个可以由N型晶体管形成，或者第一晶体管T1至第三晶体管T3中的全部均可以像素驱动电路144可以联接到显示区域DA的第i扫描线Si和第j域DA的第i行上的第一子像素SP1可以进一步联接到第i-1扫描线Si-1和/或第i+1扫描线Si[0099]像素驱动电路144不仅可以联接到第一驱动电源VDD和第二驱动电源VSS，而且可一节点N1的电压来控制在第一驱动电源VDD和第二驱动电源VSS之间流经发光元件LD的驱[0105]第五晶体管T5联接在第一驱动电源VDD和第一晶体管T1之间。第五晶体管T5的栅止电压的发射控制信号被提供给第i发射控制线Ei时被截止，并且可以在其它情况下被导栅电极可以联接到第i发射控制线Ei。第六晶体管T6可以在具有栅极截止电压的发射控制Vint的电压可以被提供给发光元件LD[0108]存储电容器Cst联接在第一驱动电源VDD和第一节点N1之间。存储电容器Cst可以存储与在每个帧周期期间施加到第一节点N1的数据信号和第一晶体管T1的阈值电压二者[0109]为了方便，图3d示出了第一晶体管T1至第七晶体管T7中的全部均由P型晶体管形中的至少一个可以由N型晶体管形成，或者第一晶体管T1至第七晶体管T7中的全部均可以[0111]图4a是示意性地示出包括在图2中所示的像素中的一个中的第一子像素至第三子[0115]第一子像素SP1至第三子像素SP3中的每个可以包括配置成发射光的发射区域SP3中的每个的像素电路层PCL还可以包括钝化层PSV，其设置在第一晶体管T1和第二晶体[0118]基础层BSL可以是刚性衬底或柔性衬底，并且对其材料或特性没有特别限制。例[0119]缓冲层BFL可以防止杂质扩散到第一晶体管T1和第二晶体管T2中。取决于基础层[0120]第一晶体管T1可以与设置在相应子像素的显示元件层DPL中的发光元件LD中的一[0122]半导体层SCL可以设置在缓冲层BFL上。半导体层SCL可以包括与源电极SE接触的电极DE可以分别通过穿过层间绝缘层ILD和栅极绝缘层GI的相应接触孔与半导体层SCL的[0130]相邻的分隔壁PW可以设置在钝化层PSV上，并且彼此间隔开一个发光元件LD的长[0131]分隔壁PW可以包括弯曲表面，其具有宽度从钝化层PSV的一个表面向上减小的剖个发射的光的效率的范围内以各种方式改变。两个相邻的分隔壁PW可以在钝化层PSV上设[0137]第一连接线CNL1可以通过形成在钝化层PSV中的第一接触孔CH1与像素电路层PCL[0138]第一连接线CNL1可以在第一方向DR1上从第一子像素SP1至第三子像素SP3中的每[0139]第二连接线CNL2还可以通过形成在钝化层PSV中的第二接触孔CH2与像素电路层PCL电联接。详细地，第二连接线CNL2可以与像素电路层PCL的驱动电压线DVL的一部分连三子像素SP3可以公共地联接到第二连接线[0141]第一电极REL1和第二电极REL2中的每个可以设置在第一子像素SP1至第三子像素线CNL1一体地联接。在附图中，示出了第一电极REL1包括第1-1电极REL1_1和第1-2电极[0143]在第一电极REL1和第一连接线CNL1彼此一体地形成和/或设置的情况下，第一连线CNL2一体地联接。在附图中，示出了第二连接线CNL2在第一方向DR1上延伸且第二电极REL2在第二方向DR2上从第二连接线CNL2分[0145]在第二电极REL2和第二连接线CNL2彼此一体地形成和/或设置的情况下，第二连在第一子像素SP1至第三子像素SP3中的每个的发射区可以对准在第一电极REL1和第二电极R[0148]在平面图中，第二电极REL2可以设置在第1-1电极REL1_1和第1-2电极REL1_2之[0149]在使发光元件LD在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中对准之后，第一电极REL1和第二电极REL2中的每个可以用作用于驱动发光元件LD的驱动电第一电极REL1和第二电极REL2可以用作反射器以增强从发光元Ti的金属及其合金作为导电材料。然而，第一电极REL1和第二电极REL2以及第一连接线[0152]虽然在附图中示出了第一电极REL1和第二电极REL2以及第一连接线CNL1和第二物和导电聚合物中的两种或更多种材料而形成的多[0155]虽然在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中设置有至少两[0156]发光元件LD中的每个可以包括通过在每个发光元件LD的纵向方向上连续地堆叠具有对应于圆柱体的下部分和圆柱体的上部分中的任一个的第一端EP1、以及对应于圆柱体的下部分和圆柱体的上部分中的另一个的第二端EP2。第一导电半导体层11和第二导电半导体层13中的任何一个可以设置在每个发光元件LD的第一端EP1上，并且第一导电半导体层11和第二导电半导体层13中的另一个可以设置在每个发光元件LD[0157]在本公开的实施方式中，发光元件LD可以被分成对准在第1-1电极REL1_1和第二的多个第二发光元件LD2。用于覆盖发光元件LD中的每个的上表面的一部分的第二绝缘层[0158]第一绝缘层INS1可以填充到钝化层PSV和发光元件LD中的每个之间的空间中，以稳定地支承发光元件LD并防止发光元件LD从钝化层PSV被去除。第一绝缘层INS1可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。虽然在本公开的实施方式中，第一绝缘层INS1可以由在保护发光元件LD免受像素电路层PCL影响方面具有优势的无的支承表面的平坦化方面具有优势的有机绝缘层[0160]反射图案RP可以设置在堤部BNK上。反射图案RP可以设置成向上反射朝向子像素件LD发射的光的量方面，发射区域EMA的与非发射区域PPA相邻的周边比发射区域EMA的中[0162]在本公开的实施方式中，设置在堤部BNK上的反射图案RP可以在沿其显示图像的第二绝缘层INS2也可以设置在反射图案RP上，从而可以防止反射图案RP与第一接触电极元件LD的相对端EP1和EP2中的一个可靠地电联接和/或物理联接。第一接触电极CNE1可以[0167]这里，第一接触电极CNE1可以包括设置在第1-1电极REL1_1上的第1-1接触电极[0168]用于覆盖第一接触电极CNE1的第三绝缘层INS3可以设置在第一接触电极CNE1[0169]第三绝缘层INS3可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘缘层INS3可以具有通过交替堆叠多个无机绝缘层和多个有机绝缘层而形成的结构。例如，[0170]第二接触电极CNE2还可以与通过去除第一绝缘层INS1的一部分而暴露的第二电射在显示装置的前向方向上的光在前向方向上无损EP1和EP2，并且发光元件LD中的每个可以通过电子-空穴对在发光元件LD的有源层12中的[0172]用于覆盖第二接触电极CNE2的第四绝缘层INS4可以设置在第二接触电极CNE21-1电极REL1_1和第二电极REL2也可以包括设置在相同[0179]第一绝缘层INS1可以设置在钝化层PSV上以覆盖反射图案RP以及第1-1电极REL1_CNE1_1和第二接触电极CNE2联接在第一绝缘层INS1之上。反射图案RP与第1-1电极REL1_1和第二电极REL2也可以设置在不RP以及第一电极REL1和第二电极REL2可以包括设置在相同的层[0183]如上所述，图6a至图6c示出了本公开的各种实施方式中的一些，并且形成堤部[0185]图7示出了根据本公开的实施方式的显示装置，并且是示出了将光转换图案层联[0186]为了便于说明，图7示意性地示出了包括在显示装置中的多个像素中的一个像素基础层BSL和封盖层CPL之间的光转换图案[0188]封盖层CPL可以设置成与基础层BSL的显示区域重叠并覆盖显示元件层DPL，从而中的至少一些可以包括颜色转换层CCL和/中第一颜色转换层CCL1包括对应于第一颜色的第一颜色转换颗粒，第一滤色器CF1配置成允许第一颜色的光选择性地穿过第一滤色器CF1。第二光转换图案层LCP2还可以包括第二颜色转换层CCL2和第二滤色器CF2，其中第二颜色转换层CCL2包括对应于第二颜色的第二LSL包括光散射颗粒SCT，第三滤色器CF3配置成允许第三颜色的光选择性地穿过第三滤色EMA中对准的发光元件LD可以发射相同颜色的光。颜色转换层CCL可以设置在第一子像素[0194]第一颜色转换层CCL1可以在基础层BSL和封盖层CPL之间设置成对应于第一子像[0195]在第一子像素SP1是红色子像素的情况下，第一颜色转换层CCL1可以包括将从发光元件LD发射的蓝光转换为红光的红色量子点QDr作为第一[0196]第一滤色器CF1可以设置在第一颜色转换层CCL1上，并且包括允许由第一颜色转[0197]第二颜色转换层CCL2可以在基础层BSL和封盖层CPL之间设置成对应于第二子像从发光元件LD发射的蓝光转换为绿光的绿色量子点QDg作为第二颜色转[0198]第二滤色器CF2可以设置在第二颜色转换层CCL2上，并且包括允许由第二颜色转且更准确地，其可以直接形成在显示元件层DPL上并且填充到第三子像素SP3的发射区域[0200]第三滤色器CF3可以包括允许从设置在第三子像素SP3中的发光元件LD发射的蓝盖层CPL可以直接设置在光转换图案层LCP上，使得光转换图案层LCP可以在每个子像素[0202]此外，在根据本公开的显示装置DP中，通过直接在基础层BSL上形成像素电路层像素SP3中的每个中形成在基础层BSL上。像素电路层PCL可以包括第一晶体管T1和第二晶接触孔CH1可以暴露第一晶体管T1的漏电极DE，并且第二接触孔CH2可以暴露驱动电压线堤部BNK可以通过将绝缘材料层(未示出)施加到钝化层PSV并对绝缘材料层进行图案化来形成。分隔壁PW可以在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中形成在[0210]分隔壁PW和堤部BNK可以通过使用单个掩模的工艺由相同的材料形成。在这种情况下，可以通过使用半色调掩模(halftonemask)等形成具有不同厚度的分隔壁PW和堤部在钝化层PSV上形成第一电极REL1和第二电极REL2以及第一连接线CNL1和第二连接线[0213]第一电极REL1和第二电极REL2中的每个可以在每个子像素SP1、SP2和SP3的发射发射区域EMA中形成在第一电极REL1和第二电极REL2之间。第一绝缘层INS1可以形成为延伸到第一绝缘层INS1与堤部BNK在其在反射图案RP和堤部BNK之间。反射图案RP可以通过对具有预定反射率的导电材料进行图和周期的直流电力或交流电力重复地施加到第一电极REL1和第二电极REL2中的每个数次[0220]在每个子像素SP1、SP2和SP3的发射区域EMA中形成的第一电极REL1和第二电极设置喷嘴并通过喷嘴将包括发光元件LD的溶剂滴落到钝化层PSV上，可以在该子像素的发[0221]在发光元件LD被输入到钝化层PSV上的情况下，可以通过在第一电极REL1和第二到钝化层PSV上并使用掩模(未示出)对绝缘材料层进行图案化来形成覆盖每个发光元件LDRP与下面将描述的第一接触电极CNE1和第二接触电极[0224]参照图4a、图5和图8h，可以通过去除第一绝缘层INS1的一部分来暴露第一电极VDD的电压)可以通过第一接触电极CNE1被传输到发光元件LD[0227]这里，第一接触电极CNE1可以包括设置在第1-1电极REL1_1上的第1-1接触电极[0229]参照图4a、图5和图8k，形成将与暴露的第二电极REL2电联接的第二接触电极且由第二电极REL2反射在显示装置的前向方向上的光在前向方向上无[0231]可以在第二接触电极CNE2上形成用于覆盖第二接触电极CNE2的第四绝缘层INS4。触电极CNE1和第二接触电极CNE2形成在和第三子像素SP3。第一子像素SP1至第三子像素SP3中的每个可以包括配置成发射光的发SP3中的每个的像素电路层PCL还可以包括钝化层PSV，其设置在第一晶体管T1和第二晶体挡图案SDL可以电联接到第一晶体管T1和第二晶体管T2中的任何一个晶体管的一些部件。虽然在附图中光遮挡图案SDL被示出为与第一晶体管T1的漏电极DE联接，但是本公开不限[0243]如图中所示，分隔壁PW和堤部BNK可以形成在钝化层PSV上并形成在相同的层[0244]设置在堤部BNK上的反射图案RP可以设置在与第一电极REL1和第二电极REL2的层[0245]例如，如图9a中所示，反射图案RP可以包括设置在与第一电极REL1和第二电极[0247]第一接触电极CNE1和第二接触电极CNE2可以分别联接到从第一绝缘层INS1暴露与第一电极REL1电联接。第二接触电极CNE2可以将发光元件LD的第二端EP2与第二电极[0249]用于覆盖第一接触电极CNE1和第二接触电极CNE2的第