CN113257914B 半导体器件及其制造方法 （台积电(中国)有限公司）

US2003109112A1,2003.0US2006113625A1,200US2017194439A1,2017.结构之间。掺杂区域与漏极区域的底表面间隔23在形成所述口袋区域之后，在所述漂移区域中并且在所述口袋区域之上形成掺杂区在所述栅极结构的相反侧并在漂移区域中形成源极区域和漏极4[0004]根据极性差异，MOSFET可以包括两大类。一类是n沟道MOSFET，另一类是p沟道散MOS(LDMOS)FET和垂直扩散MOSF5[0012]图4是根据本公开的一些实施例的半导体器件在关断状态下的漏极电压(Vd)相比[0013]图5是根据本公开的一些实施例的半导体器件在接通状态下的Vd相比于Id的曲的关系。除了图中所描绘的定向之外，空间相关术语还旨在包含正在使用或操作的器件的不同定向。装置可以以其他方式定向(旋转90度或在其他定向上)，并且本文使用的空间相对描述符也可以被相应地解释。半导体场效应晶体管(MOSFET)在漏极和栅极结构之间具有用于改善Kirk效应的掺杂区域。配置为具有各种PMOS和NMOS晶体管的片上系统(SoC)器件，所述PMOS和NMOS晶体管被制造6入到p衬底110的p型MOS的有源区域7[0028]然后，浅低压n型阱(SHN)154形成在半导体衬底110中并靠近半导体衬底110的顶8化栅极电介质膜1629和导电膜1649的示例性方法。通过合适的工艺(例如旋涂)在导电膜158中的每一个的掺杂浓度可以在每立方厘182的深度D7小于NDD152的深度D4和隔离结构142的深度D1，并且深度D7在约0.2um到约9望宽度W和/或距离d1(参见图1J)来调整注入的倾[0038]在一些实施例中，NLDD182的掺杂浓度在每立方厘米约1017到约1019之间。NLDD体增强化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)、亚大气化学气相沉积(SACVD)拾取区域184b中的每一个的掺杂浓度可以在每立方厘米约1020到约1021之间。N型源极/漏极区域184a、184c和N型拾取区域184b中的每一个的掺杂浓度可以大于NLDD182的掺杂浓况下为N型)。NLDD182改善了漏极侧的表面的Kirk效应。Kirk效应发生在N/N+结(即NDD182与N型源极/漏极区域184a之间的距离d1可以大于0且等于或小于约0.5um。在一些其他导体器件的截面视图。由于漏极区域(N型源极/漏极区域184a)在NLDD182和隔离结构142[0045]参考图1K。P型拾取区域192a-192c形成在SHP156a-156c中。P型拾取区实施例中，P型拾取区域192a-192c中的每一个的掺杂浓度可以在每立方厘米约1020到约且位于N型源极/漏极区域184c之间。P型拾取区域192c与HVPB158间隔开。在一些实施例中，P型拾取区域192a-192c可以在形成N型源极/漏极区域184a、184c和N型拾取区域184b间隔体170、N型源极/漏极区域184a、184c和N型拾取区域184b、NLDD182、P型拾取区域160的至少一部分之上和侧壁间隔体170上方，延伸到N型源极/漏极区域184a的一部分上(silicide)工艺期间起硅化物阻挡层的作用。不使用硅化物工艺的器件区域被RP层210覆璃(FSG)、碳掺杂氧化硅、BlackDiamond®(加利福尼亚州圣克拉拉市的应用材料公司中形成多个开口，并且在开口中填充导电材料。去除导电材料的多余部分以形成接触部[0054]NLDD182形成在NDD152中，并且位于N型源极/漏极区域184a和栅极结构160之[0057]由于NLDD182形成在栅极结构160和N型源极/漏极区域184a之间，因此可以抑制[0059]图4是根据本公开的一些实施例的半导体器件在关断状态下的漏极电压(Vd)-漏极电流(Id)曲线，图5是根据本公开的一些实施例的半导体器件在导通状态下的Vd-Id曲5显示了良好的Id-Vd拖尾性能。袋区域186的掺杂浓度在每立方厘米约1017到约1019之间。在一些实施例中，P型口袋区域186和NLDD182具有基本上相同或相似的掺杂浓度。图7A和7B中半导体器件的其他相关结[0062]图8是根据本公开的一些实施例的用于形成半导体器件的方法M1的流程图。尽管图1D示出了与方框S14中的动作相对应的一些实施例的透视图和截面视图。在方框S16处，区域和P型源极/漏极区域上方形成金属合金层。图1N示出了与方框S26中的动作相对应的通状态击穿电压和Id-Vd拖尾性能。另一个优点是NLDD不会使形成半导体器件的制造工艺[0067]根据一些实施例，一种用于制造半导体器件的方法包括在衬底中形成漂移区[0074]示例6.根据示例1所