CN113261061B 用于检测非法命令的方法及设备 （美光科技公司）

2021.06.25PCT/US2019/067500201WO2020/139700EN2020.07.02US2015121133A1,2015.04.30本申请涉及用于检测非法命令的方法及设置可从例如主机装置的装置接收对存储器装置述存储器装置可使用检测组件确定执行所述存取操作将违反与所述存储器装置的操作相关联含在所述命令中的所述存取操作将违反所述定置可将对执行所述命令将违反所述定时阈值的2从主机装置接收对存储器装置的存储器单元执行存取操使用所述存储器装置的检测组件确定执行所述存取操作将违反与所述存储器装置的至少部分地基于确定将违反所述定时阈值，将对所述存储至少部分地基于确定将违反所述定时阈值，锁定与所述存储器至少部分地基于使用所述检测组件确定将违反所述定时阈值，制止执行所述存取操至少部分地基于所述命令从定时阈值集中选择所述定时阈值至少部分地基于所述命令从所述定时阈值集中选择多个反所述定时阈值包括确定是否将违反所述多个定识别所述存储器装置已完成当前存取操作，其中锁定所述组至少部分地基于发射所述指示，从所述主机装置接收包含被确定所述命令是训练命令，其中接收所述命令是在所述存储器装置的初始化期间发至少部分地基于接收到所述命令，识别与所述存储器单元中将所述指示发射到所述主机装置至少部分地基于当接收到所述命令时所述组的所述状确定所述存储器装置的所述组的行敞开，所述组正在预充3确定所述存储器装置的所述组的行不敞开，所述组的行敞开确定所述存储器装置的所述组空闲或正在预充电，所述组的行敞开且确定所述存储器装置的所述组空闲或正在预充电，所述组敞开确定所述存储器装置的所述组的行敞开，所述组正在预充至少部分地基于使用所述检测组件确定将违反所述定时阈值，制止执行所述存取操命令解码器，其被配置成从主机装置接收对所述存储器单元阵列的存检测组件，其被配置成确定执行所述存取操作是否将违反与所射所述组被锁定和对执行所述命令将违反所述定选择组件，其被配置成至少部分地基于从所述主机装置接收的所述命4一或多个模拟定时器、一或多个数字计数器，或其被单元阵列的所述操作相关联的所述一或多个定时中的至少一个定时与所述命令的类型进22.根据权利要求21所述的设备，其中所述检测组件被进一步配置成至少部分地基于所述检测组件比较与所述存储器单元阵列的所述操作相关联的所述至少一个定时和所述至少部分地基于确定将违反与所述存储器装置的操作相关联至少部分地基于接收到所述指示，从所述主机装置发送识别与当所述主机装置发射所述命令时和当接收到所述指示时之间的持续时间相关存储所述命令到指示延迟以供当识别与所述指示相关联的所述命令将被配置成识别与所述存储器装置相关联的命令到指示延迟的训练命令发射到所述至少部分地基于发射所述训练命令的第一时间与接收到所述错误信号的第二时间之5[0002]本专利申请案主张瑞希特(Richter)等人2019年12月19日申请的标题为“非法命令检测(DETECTIONOFILLEGALCOMMANDS)”的PCT申请案第PCT/US2019/067500号的优先权，所述PCT申请案主张瑞希特等人2019年12月18日申请的标题为“非法命令检测(DETECTIONOFILLEGALCOMMANDS)”的美国专利申请案第16/719,891号和瑞希特等人述存储器装置执行所述命令将违反所述定时阈值的指示发射到所6[0011]图3说明根据如本文中所公开的方面的支持非法命令检测的命令验证流程的实[0012]图4说明根据如本文中所公开的方面的支持非法命令检测的检测组件电路的实[0016]图8到11示出说明根据如本文中所公开的方面的支持非法命令检测的一或多种方[0017]例如动态随机存取存储器(DRAM)的存储器装置可接收对存储器组的一或多个存可违反目前正在参与的操作的定时)不兼容的操作误)出现概率很低，但所述错误在具有高安全需求的应用(例如自主自驾驶汽车的情况)中[0020]为确定命令非法，存储器装置可确定所接收到的命令是否违反一或多个阵列定合的检测组件。检测组件可选择所述一或多个定时器和/或计数器的与一或多个阵列定时7置可在确定命令非法之后并且在完成目前正被存储器装置执行的前一个命令之后进入锁[0023]首先在如参考图1描述的存储器系统的上下文中描述本公开的特征。如下文在参步描述本公开的特征。由涉及参考图6到11所描述的非法命令检测的框图和流程图进一步说明并且所述参考框图和流程图进一步描述本公开的这可以是被配置成存储用于系统100的一或多个其它组件的数据的系统的组件。在一些实例[0026]系统100的至少部分可为主机装置的实例。这类主机装置可为使用存储器来执行8些实例中，存储器装置110可为可配置的以与至少一或多种不同类型的系统100一起工作。系统100的组件与存储器装置110之间的信令可为可操作的以支持用以调制信号的调制方器装置110可充当系统100的从属型装置(例如，对系统100通过外部存储器控制器105提供储器装置110可包含支持用于数据存储的所要或指定容量的两个或更多个存储器裸片160外围组件130和输入/输出(I/O)控制器135。系统100的组件可以使用总线140彼此电子通信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装[0032]BIOS组件125可以是包含作为固件操作的BIOS的软件组件，它可初始化并运行系9[0036]输出150可以表示在系统100外部的装置或信号，其被配置成从系统100或其任何[0037]系统100的组件可由经设计以执行其功能的通用或专用电路构成。这可包含被配[0038]存储器装置110可以包含装置存储器控制器155和一或多个存储器裸片160。每一存储器阵列170-b和/或存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例[0039]存储器装置110可为二维(2D)存储器单元阵列的实例或可为三维(3D)存储器单元[0040]装置存储器控制器155可以包含被配置成控制存储器装置110的操作的电路或组来说，存储器装置110可以接收指示存储器装置110将代表系统100的组件(例如，处理器控制器155可与存储器裸片160的本地存储器控制器165结合控制本文所描述的存储器装置用于对从外部存储器控制器105接收的信号进行解调的接收器、用于调制及发射信号到外控制器155可含有验证命令是否非法的检测组件电路。检测组件电路可含有检查是否已经制器155，且本地存储器控制器165或外部存储器控制器105可执行本文中所描述的各种功[0042]外部存储器控制器105可被配置成实现系统100的组件(例如，处理器120)与存储的部分由处理器120实施，且其它部分由装置存储器控制器155或本地存储器控制器165实一或多个功能可在一些情况下由外部存储器控制器105(与处理器120分离或包含在处理器包含信号路径(例如，存储器装置110或其组件内部，例如在存储器裸片160内部的信号路[0046]信道115(以及相关联的信号路径和端子)可专用于传送特定类型的信息。在一些信号可被配置成在高状态与低状态之间振荡，且协调外部存储器控制器105及存储器装置储器装置110的命令和寻址操作或者存储器装置110的其它系统范围内的操作的定时参考。时钟信号CK可以由系统时钟生成，所述系统时钟可以包含一或多个硬件组件(例如，振荡[0053]信道115可以使用多种不同架构将外部存储器控制器105与存储器装置110耦合。以使用二进制符号(或二进制层级)调制方案来调制在外部存储器控制器105与存储器装置制符号调制方案的每一符号可被配置成表示一位数字数据(例如符号可表示逻辑1或逻辑[0055]图2说明根据本公开的各种实例的存储器裸片200的实例。存储器裸片200可以是辑状态的存储器单元205。每一存储器单元205可以是可编程的以存储两个或更多个状态。[0056]存储器单元205可存储表示电容器中的可编程状态的电荷。DRAM架构可以包含电[0057]可通过激活或选择例如字线210和/或数字线215等存取线而在存储器单元205上存储器单元205可定位于字线210和数字线215的相交点处。通过偏置字线210和数字线215210。列解码器225可以从本地存储器控制器260接收列地址且可以基于所接收的列地址来配置中的字线210和数字线215的相交点可称为存储器单元可以是电介质电容器或铁电电容器的实例。电容器230的第一节点可与切换组件235耦合，线的实例。开关组件235可以是选择性地建立或撤销建立两个组件之间的电子通信的晶体且可基于施加到字线210的电压而激活/撤销激活开关[0062]字线210可以是与存储器单元205电子通信的导电线，其用以对存储器单元205执单元205的切换组件235可被配置成耦合和/或隔离存储器单元205的电容器230和数字线储的电荷可能极小。因此，感测组件245可包含一或多个感测放大器以放大由存储器单元测组件245)控制存储器单元205的操作。本地存储器控制器260可以是参考图1所描述的本且响应于执行一或多个操作而将数据从存储器裸片200传达到外部存储器控制器105(或装目标数字线215。本地存储器控制器260还可以产生和控制在存储器裸片200的操作期间使本地存储器控制器260可以识别与目标存储器单元205电子通信的目标字线210和目标数字令可在敞开组的行之后跟在至少一激活写入时间(tRCDWR)之后。本地存储器控制器260可可闭合组的行(例如，在PRE或预充电命令的指令处)并且可在重新敞开存储器组的行之前等待至少一tRP。从第一次敞开组的行到下一次敞开存储器组的行经过的时间可为行循环储器控制器260可以识别与目标存储器单元205电子通信的目标字线210和目标数字线215储器控制器260可起动感测组件245(例如，锁存感测组件)且由此比较从存储器单元205接少一激活到读取延迟时间(tRCDRD)之后。本地存储器控制器260可在关闭组的行之前从读即刻可关闭行(例如，经由PRE命令)并且可在重新敞开存储器组的行之前等待至少一时间[0068]第一RD和后一RD操作或第一WR和后一WR之间的时间量可为列到列延迟时间元恢复到其原始逻辑状态。本地存储器控制器260可在读取操作之后将逻辑状态重写到目[0071]图3说明根据如本文中所公开的方面的支持非法命令检测的命令验证流程300的实例。在一些实例中，命令验证流程300可由如本文中所描述的系统100和/或存储器裸片的存储器裸片160相关联的本地存储器控制器165)可接收命令。从主机装置接收的命令的器可为数字组件的实例(例如二进制计数器)并且可经编程以给定时钟频率对与执行所接命令是否非法可涉及使用检测组件(例如，在存储器装置110外部或内部)确定所接收到的及使用一或多个模拟定时器和/或模拟计数器的阵列定时的定时器和/或计数器。存储器装置110可重置检测组件的所有定时器和/或计继续正常操作。存储器装置110可在本文所描述的程序由处理器执行的情况下跳过定时器固定数量的时钟循环或可变化(例如，主机装置可动态地或以其它方式编程延迟到存储器[0084]在340处，存储器装置110可等待一或多个定时器和/或计数器的全部或子集(例如，存储器装置110所选择的一或多个定时器和/或计数器)满足其相应定时阈值。举例来[0087]图4说明根据如本文中所公开的方面的支持非法命令检测的检测组件电路400的实例。在一些实例中，检测组件电路400可实施如本文中所描述系统100和/或存储器裸片令解码器405可解码和/或解析所述命令并且可沿着至少一个命令线410输出逻辑值(例如，[0089]检测组件电路400可包含一或多个定时组件415。定时组件4[0090]检测组件电路400可将命令解码器405的输出(例如，经由命令线410)与定时组件到的命令相关联的一或多个定时中的每一定时通过AND组件420(例如，AND门)使命令解码完全省略AND组件420且每一OR组件425可直接接收命令解码器405和/或定时组件415的输[0092]命令线410-b(例如，与PRE命令相关联的命令线410)可与AND组件420-c、420-d、或多个额外AND组件420和连接到对应定时组件415(例如，图4中所说明的其它定时组件[0093]命令线410-c(例如，与WR命令相关联的命令线410)可与AND组件420-f、420-g、或多个额外AND组件420和连接到对应定时组件415(例如，图4中所说明的其它定时组件[0094]命令线410-d(例如，与RD命令相关联的命令线410)可与AND组件420-j、420-k、或多个额外AND组件420和连接到对应定时组件415(例如，图4中所说明的其它定时组件[0097]检测组件电路400可将每一OR组件425的输出的补集(例如，OR组件425的穿过NOT组件(例如NOT门)的输出)与命令解码器405的对应输出(例如，经由命令线410)进行比较。比较可例如包含通过AND组件435使命令解码器405的输出和对应OR组件425的输出的补集通过(例如，可通过AND组件435-a将沿着命令线410-a的输出和OR组件425-a的输出的补集软件)执行以选择与所接收到的命令相关联的阵[0099]图5说明根据如本文中所公开的方面的支持非法命令检测的训练流程500的实置110由此辨识的特定训练命令。训练命令可被配置成向存储器装置指示将确定与错误指练程序的一个目的可为识别发射命令与接收错误指示之间的延迟(例如，命令到指示延可接收特定训练命令并且可设置和发射如同接收到正常训练命令一样具有相同定时的错[0105]图6示出根据如本文中所公开的方面的支持非法命令检测的控制器605的框图[0106]命令接收器610可从主机装置接收对存储器装置的存储器单元执行存取操作的命[0107]定时阈值确定器615可使用存储器装置的检测组件确定执行存取操作将违反与存615可基于命令从定时阈值集中选择定时阈值，其中确定是否将违反定时阈值是基于选择615可基于接收到命令而识别与存储器单元相关联的组的状态，其中将所述指示发射到主[0108]错误指示发射器620可基于确定将违反定时阈值，将存储器装置执行命令将违反存储器装置无法执行从主机装置接收的命令的错误信号[0109]操作组件625可基于使用检测组件确定将违反定时阈值而制止执行存取操作，其定组件635可识别存储器装置已完成当前存取操作，其中锁定组是在当前存取操作完成之[0112]训练命令确定器640可确定命令是训练命令，其中接收所述命令是在存储器装置[0113]图7示出根据如本文中所公开的方面的支持非法命令检测的装置705的框图700。[0114]命令发射器710可从主机装置发射对存储器装置的存储器单元执行存取操作的命[0115]错误指示接收器715可基于确定将违反与存储器装置的操作相关联的定时阈值，[0116]命令识别符720可基于接收到所述指示，从主机装置发送的命令集中识别将违反[0117]延迟识别符725可识别与当主机装置发射命令时和当接收到指示时之间的持续时间相关联的命令到指示延迟，其中识别与指示相关联的命令是基于识别命令到指示延迟。在一些实例中，延迟识别符725可至少部分地基于发射训练命令的第一时间与接收到错误间相关联的命令到指示延迟，其中识别与指示相关联的命令是基于识别命令到指示延迟。在一些实例中，延迟识别符725可存储命令到错误延迟以供当识别与指示相关联的命令时[0118]训练命令发射器730可将训练命令发射到存储器装置，所述训练命令被配置成识[0119]图8示出说明根据如本文中所公开的方面的支持非法命令检测的方法800的流程作可由参考图6所描述的控制器(例如，装置存储器控制器155或本地存储器控制器165)执[0120]在805处，控制器可从主机装置接收对存储器装置的存储器单元执行存取操作的[0121]在810处，控制器可使用存储器装置的检测组件确定执行存取操作将违反与存储可由参考图6所描述的错误指示发射器620执行81所述存储器装置的操作相关联的定时阈值；和至少部分地基于确定将违反所述定时阈值，将对所述存储器装置执行所述命令将违反所述定时阈值的指示发射到所是否将违反所述定时阈值包括确定是否将违反所述多个定时阈值其中将所述指示发射到所述主机装置至少部分地基于当接收到所述命令时所述组的所述[0132]在本文所描述的方法800和设备的一些实例中，所述存储器装置包括具有存储器装置或指令：确定所述存储器装置的组空闲或正在预充电，所述组的行敞开且尚未经过[0140]在本文所描述的方法800和设备的一些实例中，所述定时阈值包括tRC、tRAS、[0141]在本文所描述的方法800和设备的一些实例中，所述存储器装置包括DRAM存储器[0143]图9示出说明根据如本文中所公开的方面的支持非法命令检测的方法900的流程作可由参考图6所描述的控制器(例如，装置存储器控制器155或本地存储器控制器165)执[0144]在905处，控制器可从主机装置接收对存储器装置的存储器单元执行存取操作的[0145]在910处，控制器可使用存储器装置的检测组件确定执行存取操作将违反与存储可由参考图6所描述的错误指示发射器620执行91[0148]图10示出说明根据如本文中所公开的方面的支持非法命令检测的方法1000的流[0150]在1010处，主机装置可基于确定将违反与存储器装置的[0152]本文所描述的方法1000和设备的一些实例可另外包含用于以下操作的操作、特[0153]本文所描述的方法1000和设备的一些实例可另外包含用于以下操作的操作、特[0154]本文所描述的方法1000和设备的一些实例可另外包含用于以下操作的操作、特[0155]本文所描述的方法1000和设备的一些实例可另外包含用于以下操作的操作、特[0156]本文所描述的方法1000和设备的一些实例