模拟集成电路设计（第2版）课件 魏廷存 第6-10章 比较器（Comparator）-数据转换电路

1

第6章比较器（Comparator）26.1比较器的应用6.2比较器的性能参数6.3比较器的构成6.4比较器的电路实例6.5比较器的噪声6.6比较器的失调电压校正6.7迟滞比较器第6章比较器魏廷存/西北工业大学3

6.1比较器的应用Vout=VOH:Vin+>Vin-Vout=VOL:Vin+<Vin-比较器的理想特性（高增益开环放大器）魏廷存/西北工业大学4

6.1比较器的应用应用场合:A/D变换电路小振幅差动信号（数据）传送和接收RC振荡电路（windowcomparator）波形整形电路其它魏廷存/西北工业大学5

比较器用于接收RSDS/LVDS信号

比较器的输入—输出波形RSDS-ReducedSwingDifferentialSignalingLVDS-LowVoltageDifferentialSignaling优点:提高数据传输速度,减少高速数据传输时所产生的电磁干扰(EMI)和动态功耗。

RSDS/LVDS的小振幅差动信号→CMOS电平魏廷存/西北工业大学6

6.2比较器的性能参数1.比较器的精度（使输出翻转的最小输入电压差）VIH，VIL：输出电压分别达到上限和下限所需的最小输入电压差，它们反映了比较器的精度（电压分辨率），与比较器的增益大小有关（增益愈大，最小输入电压差愈小，比较器的精度愈高）。另外，比较器的失调电压（Offset）和噪声（Noise）也影响比较器的精度。理想特性实际特性魏廷存/西北工业大学7

6.2比较器的性能参数2.

输入失调电压（offset电压）a）Vos>0的情况b）Vos<0的情况

输入失调电压Vos的正负极性和大小具有随机性，这是由于加工工艺误差具有随机性。可用蒙特卡洛（MonteCarlo）法仿真Vos的大小（需要厂家提供器件的MonteCarloModel）。但对于某颗已完成加工流片的芯片，由于该芯片的加工工艺误差已确定，其失调电压的大小和极性也就确定了，可用失调电压抵消法消除。魏廷存/西北工业大学8

6.2比较器的性能参数2.

输入失调电压（offset电压）a）Vos=0的情况b）Vos>0的情况c）Vos<0的情况d）比较器的输出电压魏廷存/西北工业大学93.传输时延特性（限制比较器的最大工作速度）

6.2比较器的性能参数

输入激励和输出响应之间的时间差称为比较器的传输时延。传输时延随输入信号幅度的大小而变化，输入幅度愈大时延愈短（小信号线性状态）。但当输入信号幅度足够大导致出现“转换”现象时，时延不再随输入幅度而变化，而是由比较器的摆率SR决定。时延：tP=(VOH-VOL)/(2×SR)

当传输时延由比较器的摆率决定时，减小时延的重要手段是增加比较器输出端的驱动能力（提供拉电流或灌电流能力，即增大SR）。魏廷存/西北工业大学104.比较器的其它性能参数（与运算放大器相同）

6.2比较器的性能参数输入共模电压范围：使比较器的所有CMOS管均工作在饱和区小信号差模电压增益（与比较器的精度有关）单位增益带宽（与比较器的动作速度有关）摆率：输入信号的幅度变化较大时，对电容的充放电速度限制迟滞电压范围：迟滞比较器功耗：静态功耗噪声（等效输入噪声）魏廷存/西北工业大学11

6.3比较器的构成4.迟滞比较器（含正反馈电路，输入端无预放大器）魏廷存/西北工业大学1.开环运放构成的比较器2.附加动态锁存器的比较器（预放大器+锁存器）3.反相器型比较器（电路结构简单）比较器的精度高（OPAMP的开环增益）动作速度较慢比较器的精度高动作速度块

（PreAMP+锁存器）12

6.4比较器的电路实例1.由两级开环运放构成的比较器（1）由于运放在开环状态下使用，不需加入相位补偿电容，从而使开环运放具有最大的带宽和较快的响应速度。在输出端加入buffer的目的是波形整形和增加驱动大容性负载的能力，从而提高动作速度（摆率），减小传输时延。M5和M6形成推挽式共源放大器在A和B点的等效阻抗小，相应的极点频率高，差动放大器的带宽大，小信号动作速度快（指数规律上升或下降）。魏廷存/西北工业大学

13

6.4比较器的电路实例1.

由两级开环运放构成的比较器（2）魏廷存/西北工业大学14

6.4比较器的电路实例预放大级（为了避免中间级的正反馈引入迟滞电压，预放大级将输入信号放大到大于中间级的迟滞电压）中间级（为了提高翻转速度和增益，加入由M7和M8组成的正反馈电路）输出级（双端输入转单端输出）1.由三级开环运放构成的比较器（3）魏廷存/西北工业大学15

6.4比较器的电路实例M7和M8组成的正反馈电路：M7和M8均工作在饱和区（假定M7和M8的电流恒定，为共源极放大器），例如，

VA↑→Vgs8↑→VB↓→Vgs7↓→VA↑，形成正反馈。ABM7和M8组成的正反馈电路的作用：1）提高增益2）加快翻转速度M7和M8的加入提高了第二级的电压增益。这是由于M9和M10的电流相对减小，它们的跨导也减小，最终使得第二级的增益提高。魏廷存/西北工业大学16

6.4比较器的电路实例M7和M8组成的正反馈电路分析（小信号分析法）半边等效电路由于Vgs7,8=Vgs9,10

由于迟滞比较器应工作在正反馈的条件下（即gm7,8>gm9,10），因此要求晶体管M7,8的宽长比要大于M9,10的宽长比。M7和M8的等效电阻（忽略M7和M8的rds）Vin到Vout的电压放大倍数（共源放大器）魏廷存/西北工业大学小信号分析：17

6.4比较器的电路实例上述比较器各级的电压增益：1）预放大级：1.由三级开环运放构成的比较器（3）2）中间级：3）输出级：α<1，负载整体仍为负反馈，无迟滞电压；1<α<2，负载整体变成正反馈，有迟滞电压。以上两种情况都可以提高中间级的增益，但后者的翻转速度更快。α>2时，增益降低。所以，通常选1<α<2如果中间级有迟滞电压，预放大级的输出要大于中间级的迟滞电压。4）比较器的总增益：魏廷存/西北工业大学18

6.4比较器的电路实例2.附加动态锁存器的比较器A1：大带宽、低增益、小信号动作速度快（运放中通常采用二极管连接的MOS管作有源负载）A2和A3：高增益、中等带宽（运放中通常采用电流源负载）。由于经A1放大的信号幅度较大，A2和A3的动作速度也较快。DynamicLatch：经前级运放放大后的输入信号幅度较大时，动作速度较快（Latch本身具有正反馈功能）。另外，采用动态Latch可降低功耗。预放大器(PreAMP)由于典型的正反馈锁存器具有10~20mV的迟滞电压，因此必须用预放大器将输入信号进行放大，使锁存器的输入信号大于其迟滞电压，以便锁存器能够快速翻转，从而避免迟滞现象发生。魏廷存/西北工业大学19

6.4比较器的电路实例2.附加动态锁存器的比较器比较器的预放大器和锁存器的阶跃响应在t1

阶段，预放大器（大带宽）处于阶跃响应的快速反应阶段,在t2

阶段,锁存器（正反馈）处于阶跃响应的快速反应阶段（Vx为锁存器所需的最小翻转电压）。为设计高速比较器，采用预放大器和正反馈锁存器级联的形式，使得整个比较器始终处于“快速反应阶段”。由于预放大器的输出电压大于正反馈锁存器的迟滞电压，因此不会导致迟滞现象发生。魏廷存/西北工业大学20

6.4比较器的电路实例2.附加动态锁存器的比较器加快动作速度比较器不工作时，控制开关断开，锁存器中没有静态电流，具有低功耗的优点。大带宽预放大器M5和M6为共源极放大器，其输入-输出极性相反。M5M6魏廷存/西北工业大学21

6.4比较器的电路实例3.

反相器型比较器（用于A/D变换电路）反相器型放大器魏廷存/西北工业大学反相器的输入-输出特性22

反相器型比较器的动作原理1）Reset期间（Offset电压补偿）Vin>VDD/2,Vout=0Vin<VDD/2,Vout=1魏廷存/西北工业大学VC=Vin+-Va=Vin+-VDD/2反相器的输入-输出特性贯通电流Va=Vout=VDD/223

反相器型比较器的动作原理2）电压比较期间这里，Va=VDD/2，是反相器放大器的直流偏置电压，在该处有最大的小信号电压增益。VC=Vin+-VDD/2

(保持电压)魏廷存/西北工业大学

当Vin>VDD/2时，输出Vout为低电平，而当Vin<VDD/2时，输出Vout为高电平。因此，当Vin+<Vin-时，输出Vout为低电平，而当Vin+>Vin-时，输出Vout为高电平。24

反相器型比较器的特点电路构成简单直流Offset电压可补偿可以通过增加反相器的级数提高增益（精度）和翻转速度Reset期间有贯通电流流过反相器抗电源、地及基板干扰信号的能力弱（与差动输入相比较）三级（奇数）反相器放大器级联，以提高放大器的增益（精度）和动作速度。魏廷存/西北工业大学25

6.5比较器的噪声等效输入噪声是比较器的关键指标。例如若要分辨0.4mV的输入信号差值，必须保证等效输入噪声比0.4mV小很多。对于比较器而言，最重要的噪声是热噪声和1/f

噪声。由于在级联电路中，预放大器第一级的输入噪声在整个比较器的总输入噪声中起到决定性贡献。因此，如何降低第一级预放大器的噪声成为降低整个比较器等效输入噪声的关键。输入放大管的跨导gm

越大，等效热噪声越小；输入放大管的面积（W×L）越大，1/f

噪声越小。为了降低等效输入噪声，要增大输入放大管的电流及其尺寸。同时,通常PMOS管的1/f

噪声比NMOS管低2~5倍，因此第一级放大器尽可能采用PMOS输入差动对管。等效输入噪声电压：式中K为波尔兹曼常数，T为热力学温度，

Kf是一个与工艺有关的常量，数量级为10-25V2F。魏廷存/西北工业大学26

6.6比较器的失调电压校正

比较器的失调电压产生原因：1）由于芯片制造工艺存在随机误差，使得全差分放大器的器件尺寸（W,L）失配和阈值电压（VTH）不对称；2）时钟馈通引起的电荷注入也产生失调电压；3）1/f噪声可以看成缓慢变化的“直流”失调电压。即使全差分放大器的两端输入信号完全相同，其差动输出电压也不为零。将该差动输出电压除以放大器的增益后，即为折算到输入端的等效输入失调电压。为了提高比较器的精度，需要在比较器比较输入信号之前校正（消除）失调电压。Latch的输入端失调电压的总累积量为：

第一级运放的失调电压经过各级放大后，在总失调电压中占据了非常大的比重，因此校正第一级运放的失调误差是消除比较器失调误差的关键。魏廷存/西北工业大学27

6.6比较器的失调电压校正魏廷存/西北工业大学

放大器/比较器的直流失调电压（等效输入失调电压）定义为：在输入为零时输出的直流差分电压值除以放大器的增益得到的值。在现代深亚微米CMOS工艺中，模拟放大器的典型失调电压能达到大约10mV量级，其主要由器件之间的失配导致。以CMOS晶体管为例，失配主要体现在阈值电压和器件尺寸两个方面，两者都会导致输出直流失调。假设器件之间的失配关系如下：𝑉𝑇𝐻1=𝑉𝑇𝐻,𝑉𝑇𝐻2=𝑉𝑇𝐻

+∆𝑉𝑇𝐻

(𝑊/𝐿)1=𝑊/𝐿,(𝑊/𝐿)2=𝑊/𝐿+∆(𝑊/𝐿);𝑅1=𝑅𝐷,𝑅2=𝑅𝐷

+∆𝑅𝐷𝑉𝑂𝑉为CMOS管的过驱动电压。增大器件的面积或者减小过驱动电压均可以降低输入失调电压28

6.6比较器的失调电压校正1.自归零技术（Auto-Zeroing,AZ）输入失调存储技术：IOS（Input-Offset-Storage）输出失调存储技术：OOS（Output-Offset-Storage）改进的输出失调存储技术：ModifiedOOS2.斩波技术（Chopping,CH）3.修调技术（Trimming）（包括熔丝修调、激光修调和EPROM修调等。但修调技术只能校正器件失配导致的失调电压，而对1/f

噪声和其漂移没有抑制效果）失调电压的校正方法（以下方法也适用于放大器）：放大器（比较器）的电路模型魏廷存/西北工业大学29

6.6比较器的失调电压校正输入失调存储技术：IOS（Input-Offset-Storage）输出失调存储技术：OOS（Output-Offset-Storage）改进的输出失调存储技术：ModifiedOOS失调电压校正方法（自归零技术）：参考书：《CMOSAnalogCircuitDesign》,PhillipE.Allen,Chap08_comparators魏廷存/西北工业大学30

6.6比较器的失调电压校正1.输入失调存储技术：IOS（Input-Offset-Storage）

此种技术通过闭合单位增益反馈环路，测量预放大器的输入失调电压，并将输入失调电压存储在与输入电压串联的电容（C1和C2）上。电路工作原理如下：魏廷存/西北工业大学C1=C231

6.6比较器的失调电压校正1.输入失调存储技术：IOS（Input-Offset-Storage）1）失调存储阶段，S1~S4闭合，S5和S6断开，V1=V2=0。预放大器形成单位增益反馈环路（运放开环增益是A），其等效电路如下图所示。V34=0.5VOS+0.5VOS=VOS魏廷存/西北工业大学输入失调电压VOS被等分地存储在电容C1和C2上，其极性如图所示。32

6.6比较器的失调电压校正1.输入失调存储技术：IOS（Input-Offset-Storage）2）比较阶段，S1~S4断开，S5和S6闭合，反馈环路断开，输入信号加入。由于电容电荷无泄放通路，等效电路如下图所示，此时，输入到理想运放的总失调电压为：

0.5VOS+0.5VOS-VOS=0，因此输入失调电压抵消。IOS的缺点：为了使满足V34≈VOS，要求预放大器的增益A

较大，其结果就是带宽变窄，速度降低。而且，为了减小KT/C噪声，要求储存电容C1

和C2较大，这无疑进一步降低比较器的动作速度。魏廷存/西北工业大学33

6.6比较器的失调电压校正2.输出失调存储技术：OOS（Output-Offset-Storage）此种技术通过将比较器的输入端接地，测量预放大器的输出失调电压，并将结果存储在与预放大器输出串联的电容（C1和C2）上。电路工作原理如下：魏廷存/西北工业大学34

6.6比较器的失调电压校正2.输出失调存储技术：OOS（Output-Offset-Storage）1）失调存储阶段：S1~S4闭合，S5和S6断开，由于VoutA=(-A)(-VOS)=AVOS，预放大器的失调电压被放大并等分地存储在电容C1和C2上，极性如下图所示。VoutA=0.5AVOS+0.5AVOS=AVOS魏廷存/西北工业大学35

6.6

比较器的失调电压校正2.输出失调存储技术：OOS（Output-Offset-Storage）2）比较阶段：S1~S4断开，S5和S6闭合。此时失调电压的等效电路如下图所示，输入到Latch的总失调电压为0（从Latch的左边看进去的等效输出失调电压为：-0.5AVOS+AVOS-0.5AVOS=0）。即由预放大器、C1和C2构成的电路输出零失调电压，因此预放大器的失调电压被消除。魏廷存/西北工业大学VoutA36

6.6

比较器的失调电压校正2.输出失调存储技术：OOS（Output-Offset-Storage）OOS的缺点：如果A很大，A×VOS可能会使预放大器的输出“饱和”。由于这个原因，通常选择A的值约小于10。故对于高精度比较器需要多级级联消除技术，但由于在信号通路中引入电容会降低比较器的动作速度（带宽）。魏廷存/西北工业大学37

6.6

比较器的失调电压校正3.改进的输出失调存储技术：ModifiedOOS前置放大器的工作分为两个阶段:失调电压存储阶段和信号放大阶段。

1）失调电压存储阶段，开关S3和S4闭合，使差模输入电压为零，同时开关S1和S2闭合，储存电容的一端与输出端相连，从而快速存储失调电压；2）信号放大阶段，开关S1和S2打开，储存失调电压的存储电容直接给比较器的负载管提供偏置，由于在失调存储阶段电容C1和C2将失调电压存储起来，在放大信号阶段，输入级引入的失调电压就会与上一阶段存储的失调电压相互抵消，达到消除失调电压的目的。一种能够消除失调电压的高速前置放大器（专利号：ZL201310379394.1，刘伟，魏廷存，等）魏廷存/西北工业大学38

6.6

比较器的失调电压校正3.改进的输出失调存储技术：ModifiedOOS该结构中，由于预放大器的输入和输出端不连接存储电容，信号通路中没有引入任何电容负载，不影响前置放大器的极点和带宽，因此，与IOS和OOS技术相比，这种比较器具有高速高精度的特点。魏廷存/西北工业大学39

6.6比较器的失调电压校正3.改进的输出失调存储技术：ModifiedOOS失调电压存储阶段的等效模型

信号放大比较阶段的等效模型

在放大阶段，输出端的总失调电压由VOS和VoutS共同作用产生（叠加原理），可表示为：推挽式共源放大器只考虑失调电压时的等效电路40

6.6

比较器的失调电压校正3.采用ModifiedOOS技术的比较器例

失调电压存储阶段，S1~S4闭合，两输入端均接Vcm电压；在输入电压放大阶段，S1~S4打开，C1和C2上存储的直流电压（VGSP）给M3和M4提供直流偏压。魏廷存/西北工业大学锁存器预放大器41

6.6

比较器的失调电压校正采用ModifiedOOS技术与传统OOS技术的性能比较比较器的瞬态特性比较（动作速度提高）单级放大器的频率特性比较（单位增益带宽增大约30倍）魏廷存/西北工业大学42

6.7迟滞比较器（HysteresisComparator）迟滞比较器的应用：比较器的功能是使比较器的输出反映输入信号的低频成分变化，而对高频成分不敏感。如果输入信号中包含噪声（毛刺），对于没有迟滞的比较器，阈值点附近噪声的变化使比较器的输出也充满噪声。

对于迟滞比较器，如果迟滞电压大于或等于最大噪声（毛刺）幅度，则比较器的输出端不会出现噪声。但迟滞比较器不用于ADC，因为ADC的比较器需要分辨1LSB的电压变化。*参考书：《CMOSAnalogCircuitDesign》,PhillipE.Allen,Chap08_comparators魏廷存/西北工业大学普通比较器迟滞比较器43

6.7迟滞比较器（HysteresisComparator）迟滞比较器的结构迟滞比较器中含有正反馈电路，迟滞电压是通过正反馈电路实现的，输入端无预放大器，根据正反馈电路在放大器的外部还是内部，将其结构形式分为：1）外部正反馈迟滞比较器；2）内部正反馈迟滞比较器迟滞比较器的输入-输出特性曲线逆时针（同向输入）顺时针（反向输入）VTRP+:正迟滞（门限）电压VTRP-:负迟滞（门限）电压VOH:比较器的输出高电平VOL:比较器的输出低电平魏廷存/西北工业大学44

6.7

迟滞比较器外部正反馈迟滞比较器实例（1）-逆时针（同向输入）假定输出处于低电平，即VOUT=VOL（负值），根据叠加原理（VOL和Vin共同作用的结果

），如果满足以下条件，则比较器发生向上翻转（此时V+=V-=0，翻转的临界点）：魏廷存/西北工业大学VOL在V+端产生负电压，当Vin>0时，Vin在V+端产生正电压，当二者产生的电压相等时，V+端电压等于零，此时处于比较器的翻转临界点，当Vin继续向正的方向增加时（V+>0），输出变为高电平。

如果输入电压Vin<<0（负电压），则输出也为低电平且维持不变。随着Vin向正的方向增加，当Vin>VTRP+时，输出翻转。VDDVSS当输出为低电平时，正反馈会拉低同相输入端的电压，从而产生一个正的翻转阈值VTRP+（输入电压克服被拉低的电压后，比较器才能翻转）45

6.7迟滞比较器外部正反馈迟滞比较器实例（1）-逆时针（同向输入）假定输出处于高电平，即VOUT=VOH（正值），根据叠加原理（VOH和Vin共同作用的结果

），如果满足以下条件，则比较器发生向下翻转（此时V+=V-=0）：迟滞电压差为：魏廷存/西北工业大学VOH在V+端产生正电压，当Vin<0时，Vin在V+端产生负电压，当二者产生的电压相等时，V+端电压等于零，此时处于比较器的翻转临界点，当Vin继续向负的方向增加时（V+<0），输出变为低电平。VDDVSS当输出为高电平时，正反馈会抬高同相输入端的电压，从而产生一个负的翻转阈值VTRP-（输入电压克服被抬高的电压后，比较器才能翻转）46

6.7

迟滞比较器外部正反馈迟滞比较器实例（2）-顺时针（反向输入）迟滞电压差为：比较器翻转的临界点：Vin=V+魏廷存/西北工业大学假定输出处于高电平，即Vout=VOH（正值），则V+=[R1/(R1+R2)]VOH，当Vin

>V+时，比较器发生向下翻转（反向输入）。假定输出处于低电平，即Vout=VOL（负值），则V+=[R1/(R1+R2)]VOL，当Vin

<V+时，比较器发生向上翻转（反向输入）。VDDVSS47

6.7

迟滞比较器外部正反馈迟滞比较器实例（3）-逆时针/迟滞曲线位移向下翻转点（此时V+=V-=VREF）：向上翻转点（此时V+=V-=VREF）：位移电压因子：魏廷存/西北工业大学48

6.7

迟滞比较器外部正反馈迟滞比较器实例（4）-顺时针/迟滞曲线位移下部（向上）翻转点：上部（向下）翻转点：位移电压因子：魏廷存/西北工业大学49

6.7

迟滞比较器内部正反馈迟滞比较器实例（1）-NMOS输入对M6

和M7形成正反馈M3

和M4形成负反馈*参考书：《CMOSAnalogCircuitDesign》,PhillipE.Allen,Chap08_comparators魏廷存/西北工业大学α=(W/L)6,7/(W/L)3,4，为了形成正反馈，要求α>1（参考本章第16页的ppt）50

6.7

迟滞比较器内部正反馈迟滞比较器实例（1）-NMOS输入对假定M1的栅极接0，M2的栅极电位远小于0，则M1、M3导通，M6

工作在深度线性区（M6

近似短路），而M2、M4和M7截止，此时输出Vo2是高电平（≈VDD），Vo1是低电平（Vo1=VOL=Vds1+Vds5+VSS），经后续整形电路后，比较器输出低电平VSS，且处于稳定状态。魏廷存/西北工业大学由于Vo2≈VDD，M4和M7截止Vin2-Vin1<<051

6.7

迟滞比较器内部正反馈迟滞比较器实例（1）-NMOS输入对随着Vin2增加，M2逐渐导通，Id2（Id6）也逐渐增大，最后M2完全导通（饱和区），当Id2=Id6时（此时M6脱离线性区进入饱和区，Vds6增加，Vo2降低，再经过后级放大整形），正迟滞（翻转）点发生。由于在饱和区Id6=(W/L)6/(W/L)3×Id3=αId3，则有：

由于，则有:魏廷存/西北工业大学52

6.7

迟滞比较器内部正反馈迟滞比较器实例（1）-NMOS输入对由于此时M1和M2工作在饱和区，Id1和Id2可分别表示如下：假定M1和M2的尺寸和特性对称，即(W/L)1=(W/L)2=(W/L)1,2，VTH1=VTH2，则VTRP+可表示为：将Id2=Id5[α/(1+α)]和Id1=Id5/(1+α)代入上式，可得VTRP+为：为了实现正反馈，

上式中的α=(W/L)6/(W/L)3>1，因此，

VTRP+大于0魏廷存/西北工业大学53

6.7

迟滞比较器

随着Vin2增加，M2逐渐导通（其电流增加），Vo2开始降低。但在M2逐渐导通的过程中，刚开始，由于M6提供了绝大部分的电流（M6从深度线性区逐渐过渡到饱和区），M4几乎不提供电流（Id6+

Id4=Id2），从而使得Vo2下降的时间滞后（迟滞效果）。这是因为：当Id6增加时只能使得Vo2略微下降（M6的W/L大，Id6↑→M6的|Vds6|↑→Vo2略微下降），

只有当Id4增加时才能使Vo2快速下降（Id4↑→|Vgs4|↑→Vo2↓）。

因此，只有当Vin2增加到足够大时（即Vin2=VTRP+），M4提供的电流占主导，Vo2才能快速下降，使得比较器发生翻转。因此，正反馈管子M6的尺寸要大于负反馈管子M4的尺寸。

注意：在M2导通过程中，Vo2逐渐靠近Vo1，M6和M4的Vgs近似相等，它们的电流大小完全取决于其管子尺寸。因此，如果正反馈管子M6的尺寸小于负反馈管子M4的尺寸，则形成不了迟滞电压，即为普通的比较器。魏廷存/西北工业大学迟滞比较器翻转的物理机制内部正反馈迟滞比较器实例（1）-NMOS输入对54

6.7

迟滞比较器内部正反馈迟滞比较器实例（1）-NMOS输入对在正迟滞点发生翻转后，如果Vin2继续增加，则M4和M7也逐渐导通，M1逐渐趋向截止。

假定M1的栅极接0，M2的栅极电位远大于0，则M2、M4导通，M7

工作在深度线性区（M7

近似短路），而M1、M3、M6截止，此时输出Vo1是高电平（Vo1≈VDD），Vo2是低电平（Vo2=VOL=Vds2+Vds5+VSS），且维持不变。魏廷存/西北工业大学Vin2-Vin1>>055

6.7

迟滞比较器内部正反馈迟滞比较器实例（1）-NMOS输入对随着Vin2减小，M1逐渐导通，Id1也逐渐增大，最后M1完全导通，当Id1=Id7时（此时M7脱离线性区进入饱和区，Vds7增加，Vo1降低，再经过后级放大），负迟滞（翻转）点发生。由于Id7=(W/L)7/(W/L)4×Id4=α

Id4=α

Id2，则有：

所以：魏廷存/西北工业大学由于Id1=Id5-Id2=Id5-Id4，则有56

6.7

迟滞比较器内部正反馈迟滞比较器实例（1）-NMOS输入对由于M1和M2工作在饱和区，Id1和Id2可分别表示如下：假定M1和M2的尺寸和特性对称，即(W/L)1=(W/L)2=(W/L)1,2，VTH1=VTH2，则VTRP-可表示为：将Id1=Id5[α/(1+α)]和Id2=Id5/(1+α)代入上式，可得VTRP-为：为了实现正反馈，

上式中的α=(W/L)7/(W/L)4>1，因此，VTRP-小于0魏廷存/西北工业大学由于输入级电路左右两边完全对称，正、负迟滞电压也完全对称，即VTRP+=-VTRP-57

6.7

迟滞比较器内部正反馈迟滞比较器实例（1）-NMOS输入对魏廷存/西北工业大学

输出电压Vo1、Vo2与输入电压Vin=Vin2-Vin1的关系。Vo1和Vo2的高电平是VDD，低电平是VOL（大于VSS），经过后面的放大器和反相器（波形整形）后，比较器的输出信号将变为规则的方波信号（高电平是VDD、低电平是VSS）。

6.7迟滞比较器内部正反馈迟滞比较器设计实例（2）-NMOS输入对内部正反馈迟滞比较器的完整电路（第二级为推挽式共源放大器）58魏廷存/西北工业大学驱动整形

6.7迟滞比较器内部正反馈迟滞比较器设计实例（2）-NMOS输入对59魏廷存/西北工业大学

采用0.35μmCMOS工艺（NMOS和PMOS的工作电压为3.3V），VDD=3.3V，μnCox=151×10-6A/V2，μpCox=54×10-6A/V2。要求迟滞电压=±0.1V。从输入电压Vin=Vin2-Vin1到第二级放大器的输出电压Vout1的小信号电压增益为：其中，α=(W/L)6,7/(W/L)3,4，为了形成正反馈，要求α>1

6.7迟滞比较器内部正反馈迟滞比较器设计实例（2）-NMOS输入对60魏廷存/西北工业大学具体设计过程如下：取Id5=10μA，Id1=Id2=5μA，Id8=Id9=Id11=Id12=10μA，所有管子的过驱动电压Veff=0.2V，栅长L=1μm。根据管子工作在饱和区时的电流表达式，可以求得各管子的尺寸为：

(W/L)5=3，(W/L)1,2=2，(W/L)3+7=(W/L)4+6=6，(W/L)8,11=10，(W/L)9,12=3。由下式可求得α=2（VTRP+=0.1V）。由于α=(W/L)6,7/(W/L)3,4=2，且(W/L)3+7=(W/L)4+6=6，则(W/L)3,4=2，(W/L)6,7=4。

6.7迟滞比较器内部正反馈迟滞比较器设计实例（2）-NMOS输入对61魏廷存/西北工业大学

仿真时Vin1端接固定的基准电压VREF=VDD/2=1.65V，Vin2端电压从0~VDD进行DC扫描（DC仿真时选择“HysteresisSweep”）。改变VREF的值（共模输入电压范围内），可得到类似结果。

6.7迟滞比较器内部正反馈迟滞比较器设计实例（2）-NMOS输入对62魏廷存/西北工业大学比较器的最终输出电压改变VREF的值（共模输入电压范围内），可得到类似结果（迟滞曲线的中间电压值等于基准电压VREF）。63

6.7

迟滞比较器内部正反馈迟滞比较器实例（3）-PMOS输入对

M3和M4形成正反馈，M5和M6形成负反馈（二极管连接的有源负载）。当正反馈系数大于负反馈系数时，整个电路将表现为正反馈，此时，在电压传输特性曲线中将表现出迟滞电压。魏廷存/西北工业大学64

6.7

迟滞比较器

在正反馈条件下，M3,4的宽长比大于M5,6的宽长比，因此β<1，该电路存在正负电压翻转点，具有迟滞效果。另外，通过调整β的大小，可以调整迟滞电压的大小。内部正反馈迟滞比较器实例（3）-PMOS输入对上述迟滞电压的推导过程可参考后面的实例（2）-NMOS输入对，请同学们自己推导（课后作业）。魏廷存/西北工业大学

课后大作业（1）65魏廷存/西北工业大学3.3VN/PMOS,VDD=3.3V,CL=5pF，设计指标：直流或低频时的小信号差模电压增益Avd

>80dB，单位增益带宽ωta:自定迟滞电压=±0.2V

课后大作业（2）66魏廷存/西北工业大学3.3VN/PMOS,VDD=3.3V,CL=5pF，设计指标：直流或低频时的小信号差模电压增益Avd

>80dB，单位增益带宽ωta:自定迟滞电压=±0.2V魏廷存67

第7章基准电压与电流

ReferenceVoltage&Current687.1基准电压的应用场合7.2MOS管型基准源（自偏置基准电流源）7.3二极管型基准源

7.3.1由CMOS工艺实现的等效二极管7.3.2由Bipolar产生具有正、负温度系数的电压7.3.3带隙基准电压产生电路7.3.4基准电流产生电路7.4基准电压调节电路（比例放大器、LDO、电荷泵、开关电源）

第7章基准电压与电流69

7.1

基准电压的应用场合性能特点：输出直流电压（无输入信号，只有使能信号Enable）输出电压与电源VDD和工艺参数几乎无关，与温度的关系确定应用场合：A/D和D/A变换电路中的基准电压，稳压电路中的基准电压单片集成电路中的基准电压，产生基准电流（电流镜）各种电路模块所要求的特殊工作电压，例如低压数字电路，OSC模块，工作点偏置电路模块，驱动电压（高压）等。EnableVrefReferenceVoltage

Generator

Voltage

Regulator

Vout1Vout2VoutnLDO/开关稳压电源/比例放大器VDD1VDD2Vref

<VDD170基准源的分类MOS管型基准源：仅用CMOS器件和无源电阻实现的基准源（包括基准电压源和电流源），它能够产生与电源电压无关（但与温度相关）的基准电压和电流，适合于在精度要求不高、电路结构简单的直流偏置电路中使用（例如为运放提供直流偏置电流或有源负载）；此外，MOS管可工作在亚阈值区，形成低压微功耗小面积基准源。二极管型基准源（带隙基准）：采用了与普通CMOS工艺兼容的双极型晶体管（等效二极管），它能够产生更加精确的基准电压和电流（与电源电压和温度都无关），通常用于产生电路中的高精度基准电压和恒定电流（例如对电容的恒流源充放电）。但是带隙基准源的功耗、面积以及最低工作电压都较大，不适宜于先进制程CMOS工艺。

7.1

基准电压的应用场合71MOS管型基准源的特点：仅用CMOS器件和无源电阻实现的基准源（包括基准电压源和电流源），能够产生与电源电压无关（但与温度相关）的基准电压和电流，适合于在精度要求不高、成本较低的电路中使用；

MOS管型基准源主要用于给运放和比较器提供直流偏置电流和电流源负载（有源负载）；针对现代纳米级CMOS工艺，MOS管可工作在亚阈值区，形成低压微功耗基准源。

7.2

MOS管型基准源72工作点偏置电路的作用：

由于偏置电流Ibias决定了OPAMP的增益和速度等诸多特性，为了得到稳定的OPAMP特性，希望偏置电流保持恒定，即要求Ibias不随工艺参数、电源电压和温度（PVT）发生变化。工作点偏置电路除了要给OPAMP提供尾电流外，还要给电流源负载提供偏置电流。工作点偏置电路的结构（见下页）：

恒定的基准电流源+

高精度电流镜

7.2

MOS管型基准源73

工作点偏置电路的结构基准电流源IREF=1~5μA74

给运放提供尾电流和有源负载基准电流源IREF=1~5μA尾电流源有源负载75

7.2.1

MOS管型分压电路M1和M2均为二极管连接方式，这两个MOS管均工作在饱和区，并满足76

7.2.1

MOS管型分压电路上式的温度系数中，假定不随温度变化

在一般的CMOS工艺中，由于阈值电压的温度系数均为负值（温度升高导致衬底材料中的载流子浓度增加，使得导电沟道中更容易形成反型层，从而降低了阈值电压的值），为了使VREF的温度系数为零，可令

在工艺参数确定的情况下，通过调整M1和M2管的宽长比可实现一个近似零温度系数的基准电压，但基准电压VREF仍然受到电源电压和CMOS器件阈值电压的影响。77

7.2.2

自偏置MOS管型基准源如果忽略沟道长度调制效应，且所有管子都工作在饱和区，则如果进一步忽略体效应（即假定VTH1=VTH2），则有:M3与M4对称，左右两边电流相等。通过电流镜的相互耦合（正反馈-自偏置），最终形成稳定的电流。K>1787.2.2

自偏置MOS管型基准源通过正反馈形成自偏置电路（K>1），产生确定的基准电流。加入R的目的是为了能够产生确定的基准电流（若无R，电流不确定）如果忽略沟道长度调制效应，所产生的基准电流和基准电压与电源电压无关，但与工艺和温度有关。为了消除沟道长度调制效应的影响，所有管子的L尺寸尽可能选大一些（通常要求L>1um）。M2的体效应（M1与M2的VTH不同）将导致基准电流误差。由于加入R后减小了M2的VGS电压，因此为了使两条支路的电流相等，必须将M2的宽长比增大K倍。79

7.2.2

自偏置MOS管型基准源μn的温度系数为负值，R的温度系数通常为正值，可以相互抵消。基准电流的温度系数：80

7.2.2

自偏置MOS管型基准源如果令

如果电子迁移率的温度系数（绝对值）等于电阻温度系数的2倍，则基准电流IREF的的温度系数为零。但是，IREF的值与工艺参数（R和μn）有关。81

7.2.2

自偏置MOS管型基准源如果令则：

基准电压VREF不受电源电压VDD的影响，同时若按照上式的推导结果设计电阻R的值，就可以使VREF满足零温度系数的要求。但是，由上式可知，VREF的值与管子的阈值电压和工艺参数（R和μn）有关。82

7.2.2

自偏置MOS管型基准源设计流程1）由电阻R的温度系数，求出R：这里的温度T可取室温2）由基准电流IREF的设定值（例如5μA），求出W1/L1（Veff=0.2V）：3）由IREF、R和的W1/L1的值，求出K，最后求出W2/L2：837.2.2

自偏置MOS管型基准源

电路实际上存在两个稳定的工作点，即A点和B点，其中A点是我们所期望的工作点，而在B点

，所以必须给自偏置电路提供启动电路。启动电路IINIOUT847.2.2

自偏置MOS管型基准源带有启动电路的自偏置基准源

1）为了使自偏置基准电路正常工作，需要附加一个启动电路使电路离开电流等于0的工作点。2）启动电路只有在基准源电路加电的瞬间起作用，而当基准源电路达到稳定工作点时，启动电路应不影响电路的正常工作。启动电路的工作原理：启动电路857.2.2

自偏置MOS管型基准源带有启动电路的自偏置基准源

3）启动电路的工作原理：

刚加电时，电路中的偏置电流为0，由于PMOS管Ms1以二极管方式连接（此时，ID(Ms1)=0，

因而Ms1工作在深度线性区，即|VGSP(Ms1)|=|VTHP(Ms1)|），使NMOS管Ms3的栅极电压接近VDD-|VTHP(Ms1)|，因此Ms3管导通（深度线性区）并将M3的栅-漏极短接，使得M3和M1构成MOS分压器，因而提供了从VDD经过M3和M1到地的电流通路，使电路中的电流开始逐渐增加。随着电流的增加，Ms2中也有电流产生，由于Ms2的宽长比较Ms1大的多（工作在饱和区时Ms2的电流远大于Ms1的电流），导致Ms2进入线性区，即VDS(Ms2)<Veff(Ms2)，则Ms3的栅电压将会降的足够低，最终使Ms3截止，启动过程结束，基准源电路进入正常工作状态。基准源启动结束后，由于Ms2工作在线性区，MS1和MS2中的电流较小（接近于0），启动电路导致的额外功耗可以忽略不计。86

7.2.3

消除体效应的自偏置MOS管型基准源（a）在PMOS管的源极加入电阻（K1，K2>1）M1与M2对称

为了保证M1工作在饱和区，IREF×R<VTHN（b）Iout=IREF/K2VTH1=VTH2VTH3=VTH487

7.2.4消除沟道长度调制效应的自偏置MOS管型基准源（1）由于采用共源共栅电流镜，提高了基准电流源的精度（减小了沟道长度调制效应的影响），使其输出电流只取决于其尺寸比例，而几乎与电源电压无关；电路(正反馈)稳定工作的条件是：(W/L)1=

K

(W/L)2（K>1）；需要附加启动电路（否则电路有可能稳定在零电流状态）；不适应于低电源电压供电。(W/L)1/(W/L)2=4其余左右两边的管子均对称88通过采用共源共栅结构，显著减小了沟道长度调制效应的影响，并且在基准电流的输出端也使用了共源共栅结构，以增大基准电流源的输出电阻

；电路(正反馈)稳定工作的条件是：(W/L)2=

K

(W/L)1（K>1）；需要附加启动电路（否则电路有可能稳定在零电流状态）；不适应于低电源电压供电。(W/L)2/(W/L)1>1

7.2.4消除沟道长度调制效应的自偏置MOS管型基准源（2）其余管子左右两边对称输出电流输出电流89通过增加运放强制使M3和M4的漏-源电压相等（如果运放的增益A足够大，其输入电压近似为0，即VA≈VB），从而极大地削弱了沟道长度调制效应的影响。同时该运放的输出给M3和M4提供栅极偏置电压；(W/L)2=

K

(W/L)1（K>1）。该电路中的运放同时存在负反馈与正反馈：

负反馈路径：（B→AMP→M4→M2）

正反馈路径：（A→AMP→M3→M1）

为了保证电路稳定工作，负反馈系数要大于正

反馈系数。需要附加启动电路。(W/L)2/(W/L)1>1

7.2.4消除沟道长度调制效应的自偏置MOS管型基准源（3）M3与M4对称采用运放的自偏置MOS管型基准源90

7.2.4消除沟道长度调制效应的自偏置MOS管型基准源（3）正反馈环路Lp的环路增益（从A点断开，B点接地）：负反馈环路Ln的环路增益（从B点断开，A点接地）：结论：由于M3与M4对称，则gm3=gm4，rds3=rds4，又由于gm2rds2R>1/gm1，因此，|ALN|>ALP，即负反馈环路增益（绝对值）大于正反馈环路增益，该电路是稳定的。但在电路设计时，考虑到运放本身的频率特性（高频），需要进行相位裕度仿真。采用运放的自偏置MOS管型基准源91

7.2.4消除沟道长度调制效应的自偏置MOS管型基准源（4）工程电路实例：3.3VCMOS工艺，(W/L)2=4(W/L)3，管子尺寸单位为μm，VDD=3.3V，电阻R=80KΩ，其温度系数ΔR/ΔT=2.88×10-392自偏置回路（Self-biasloop,正反馈环路），由两个宽摆幅共源共栅电流镜和电阻R构成：NMOS宽摆幅共源共栅电流镜：M1~M4PMOS宽摆幅共源共栅电流镜：M6~M9为自偏置回路的共栅管子提供偏置电压的回路（Cascodebias）：

为NMOS共栅管提供偏置电压：

M11,M10

→M5

→

M1,M4(共栅NMOS管子)为PMOS共栅管提供偏置电压：

M12,M13

→

M14

→

M6,M9(共栅PMOS管子)

7.2.4消除沟道长度调制效应的自偏置MOS管型基准（4）93启动电路（PMOS管M18作为大电阻，即作为pull-up电阻使用）：启动时，biasloop中所有的管子电流均为零，此时M17截止，M18工作在深度线性区（|VDS(M18)|≈0），M15和M16的栅极电压接近VDD，因此M15和M16导通（工作在深度线性区）→拉低PMOS管（M6~M9）的栅极电压→

PMOS管开始导通→通过自偏置正反馈电路启动→，•••

最终，电路启动后，M17

和M18的电流逐渐增大，最终M17进入线性区（pull-down），而M18进入饱和区工作（M17

的W/L远大于M18的W/L

）。

IDS(M18)增大→|VDS(M18)|增大（|VGS(M18)|固定）→

VDS(M17)减小→M15和M16的栅极电压降低→M15和M16最后截止，启动电路停止工作。启动后，IDS(M18)=IDS(M17)，其大小由M18的W/L决定。

7.2.4消除沟道长度调制效应的自偏置MOS管型基准源（4）94

7.2.4消除沟道长度调制效应的自偏置MOS管型基准源（4）电路的启动过程仿真结果（VDD在10ns内从0V上升到3.3V，温度=27℃）：约经过0.5μs后电路达到稳定状态，启动过程结束。M15和M16率先导通，并触发其它管子导通输出电流上拉和下拉管子电流95

7.2.4消除沟道长度调制效应的自偏置MOS管型基准源（4）电路的启动过程仿真结果：4个直流偏置电压以及M15和M16的VGS电压M15和M16率先导通，并触发其它管子导通，Vbias-p和Vcasc-p瞬间被拉低96

7.2.4消除沟道长度调制效应的自偏置MOS管型基准源（4）电流随VDD变化的仿真结果（VDD从0~3.3V变化，温度=27℃）：当VDD>2.0V时输出电流保持恒定。输出电流97

7.2.4消除沟道长度调制效应的自偏置MOS管型基准源（4）4个直流偏置电压随VDD变化的仿真结果（VDD从0~3.3V变化）：当VDD>2.2V时NMOS管的偏置电压保持恒定，但是PMOS管的偏置电压随VDD线性增加，这是由于PMOS管的|VGS|保持不变（其电流保持不变）。98

7.2.4消除沟道长度调制效应的自偏置MOS管型基准源（4）输出基准电流的温度系数仿真结果：温度从-40℃~125℃变化，VDD=3.3V。温度系数为-4.8nA/℃。上述电路的设计中，未考虑输出基准电流的温度系数，读者可以尝试基于式（7.18），重新设计电路，以减小基准电流的温度系数。式（7.18）:99

7.3

二极管型基准源（带隙基准源）PNPBipolar双极型晶体管（Bipolar）的特点：特性参数重复性好（工艺偏差小），并且能提供确定的正温度系数（

ΔVBE）和负温度系数（VBE）；由于CMOS工艺实现的二极管必须在反向偏置条件下使用，因此通常用Bipolar实现等效的二极管，可在正向偏置下使用，并且与普通CMOS工艺兼容。7.3.1CMOS工艺实现的等效二极管B100

7.3

二极管型基准源（带隙基准源）标准CMOS工艺实现的pnpBipolar(VerticalBipolar，衬底接地)由于在CMOS工艺中，p型衬底通常接地，因此PNP晶体管比NPN晶体管更容易实现。7.3.1CMOS工艺实现的等效二极管101

7.3

二极管型基准源（带隙基准源）标准CMOS工艺实现的pnpBipolar(VerticalBipolar)7.3.1CMOS工艺实现的等效二极管BC1027.3.2由Bipolar产生具有正、负温度系数的电压Eg/q—硅的带隙电压1.单个等效二极管的正向电压具有负温度系数对于工作在线性区的双极型晶体管（pnp型），其集电极电流IC与电压VEB之间的关系如下所示，其中VT=KT/q为热电压，IS为饱和电流（与温度有关）。（这里假定IC不随温度变化）其中，α为比例系数，m为少数载流子迁移率的温度指数，Eg≈1.1eV，为硅的带隙能量，k为波尔兹曼常数（1.38×10-23J/K），T为热力学温度1037.3.2由Bipolar产生具有正、负温度系数的电压

VEB的温度系数与VEB本身的大小以及温度T有关（实际上IC也是温度的函数）。这里作了一阶线性近似。为了提高带隙基准电压源的精度，减小其温度系数，需考虑VEB的高阶温度效应—，例如指数曲率补偿型（高阶补偿型）带隙基准电压源。1.单个等效二极管的VEB电压具有负温度系数在室温下（T=300K），设

，

，则由于VEB<Eg/q，

在任何温度，VEB的温度系数均是负值1047.3.2由Bipolar产生具有正、负温度系数的电压2.流过不同电流的两个等效二极管的VEB电压之差具有正温度系数Q1与Q2完全相同，IS1=IS2=ISPNPPNP问题：两个相差很大的电流实现困难这里假定基极电流IB=0，即IE=IC1057.3.2由Bipolar产生具有正、负温度系数的电压3.两个不同尺寸的等效二极管的VEB电压之差具有正温度系数由n个相同的Q1并联组成，饱和电流Is与发射结面积成正比改进：流过的电流相同，容易实现这里假定基极电流IB=0，即IE=IC1067.3.2由Bipolar产生具有正、负温度系数的电压3.两个不同尺寸的等效二极管的VEB电压之差具有正温度系数由n个相同的Q1并联组成，饱和电流Is与发射结面积成正比。为了提高匹配度，通常选n=8或16Q1Q1:Q2=1:8，共质心配置，Q1与Q2的匹配性较好。Q2Q2Q2Q2Q2Q2Q2Q2Q1与Q2的匹配性及版图设计107

7.3.3带隙基准电压产生电路1运放的作用：强制Vx=Vy（当增益A很大时）由n个相同的Q1并联组成I1I2I1=I2=2μA两边的R1对称，I1=I2运放存在电阻负载，其增益A受影响带隙基准电路的组成：1）利用两个具有互补温度特性的电压或电流分量来生成一个具有零温度系数的基准电压或电流（与温度无关）；2）利用自偏置结构或辅助运放，使得输出基准电压或电流几乎不依赖于电源电压（与VDD无关）。108

7.3.3带隙基准电压产生电路1调节电阻R2的大小，可以得到各种温度系数（正、负、零）的基准电压VREF，同时VREF

的大小也相应发生变化。基准电压的表达式:零温度系数这里假定基极电流IB=0，即IE=IC，后同I1I2109

7.3.3带隙基准电压产生电路1在室温条件下基准电压的温度系数：VT=kT/q110

7.3.3带隙基准电压产生电路1

设计流程设定电流I1=I2=2μA（为了减小静态功耗，电流尽可能小）

↓设定n（考虑到匹配性，通常选n=8），求出R1/R2

↓

求出R2↓

求出R1

VT=26mV111

7.3.3带隙基准电压产生电路1

调节电阻R2的大小，可以得到各种电压幅度和温度系数（正、负、零）的基准电压VREFVREF温度R2增大1.21V注意：这里的VREF温度特性并非线性112

7.3.3带隙基准电压产生电路1Bandgapreference（带隙基准）名称的由来：

如果令，则

此时，

其中,Eg/q-硅的带隙电压，m–少数载流子迁移率的温度指数，VT-