计算机组成试卷及详解

计算机组成试卷及详解一、单项选择题（共10题，每题1分，共10分）冯·诺依曼体系结构的核心设计思想是？A.计算机中所有数据都采用二进制格式存储和运算B.程序和数据预先存储在存储器中，按地址顺序取出执行C.计算机硬件系统由五大独立部件构成D.采用多级存储体系平衡存储速度与容量的矛盾答案：B解析：冯·诺依曼体系的核心是存储程序控制原理，也就是选项B表述的内容，这是区别于早期手工计算模式的核心特征。选项A、C、D都是冯·诺依曼体系的特点，但并非核心设计思想，因此不选。经典计算机组成原理中，中央处理器（CPU）的核心构成是？A.运算器和控制器B.运算器、控制器和外部存储器C.运算器、高速缓存和控制器D.控制器、寄存器和输入输出接口答案：A解析：经典CPU的核心组成是负责算术、逻辑运算的运算器，以及负责控制各部件协同工作的控制器，因此选项A正确。选项B中的外部存储器属于独立的存储部件，不属于CPU；选项C中的高速缓存是为了提升CPU访问效率附加的部件，不属于核心构成；选项D中的输入输出接口属于主板上的独立模块，不属于CPU，因此三个选项均错误。下列存储器按照访问速度从快到慢排序正确的是？A.寄存器>高速缓存>主存>外存B.高速缓存>寄存器>主存>外存C.寄存器>主存>高速缓存>外存D.高速缓存>主存>寄存器>外存答案：A解析：寄存器集成在CPU内部，访问延迟最低、速度最快；高速缓存也集成在CPU芯片中，速度仅次于寄存器；主存即常见的内存，速度低于高速缓存；外存包括硬盘、闪存等，访问速度最慢，因此排序正确的是选项A。计算机系统中，用来存储当前正在执行的指令的寄存器是？A.程序计数器B.指令寄存器C.地址寄存器D.通用寄存器答案：B解析：指令寄存器的作用就是暂存当前正在执行的指令，供译码器读取操作码，因此选项B正确。程序计数器存储的是下一条要执行的指令的地址，地址寄存器存储的是要访问的主存单元的地址，通用寄存器用来暂存运算过程中的临时数据，因此三个选项均不符合要求。按照总线的功能划分，负责传输指令和数据内容的总线是？A.地址总线B.控制总线C.数据总线D.电源总线答案：C解析：数据总线的功能就是传输运算、存储过程中涉及的指令和数据内容，因此选项C正确。地址总线传输的是要访问的存储单元或I/O设备的地址，控制总线传输的是控制器发出的各类控制信号，电源总线不属于功能划分范畴的信号总线，因此三个选项均错误。下列寻址方式中，获取操作数速度最快的是？A.立即寻址B.直接寻址C.间接寻址D.相对寻址答案：A解析：立即寻址的操作数直接包含在指令中，取指令时就能直接获得操作数，不需要额外访问存储器，因此速度最快，选项A正确。其余三种寻址方式都需要至少一次访问主存才能获得操作数，速度更慢。指令流水线的阻塞（流水线冒险）不包括下列哪种类型？A.结构冒险B.数据冒险C.控制冒险D.功耗冒险答案：D解析：流水线冒险共有三类，分别是硬件资源冲突导致的结构冒险、数据依赖导致的数据冒险、分支跳转导致的控制冒险，不存在功耗冒险的分类，因此选项D正确。下列I/O控制方式中，不需要CPU全程参与数据传输的是？A.程序查询方式B.中断驱动方式C.直接存储器访问（DMA）方式D.以上都需要答案：C解析：DMA方式由专门的DMA控制器控制数据在主存和I/O设备之间的传输，仅在传输开始和结束时需要CPU介入，传输过程中不需要CPU参与，因此选项C正确。程序查询方式需要CPU循环查询设备状态，中断驱动方式需要CPU响应中断后处理数据传输，二者都需要CPU全程参与相关操作。高速缓存（Cache）与主存之间的地址映射方式中，灵活性最高但电路复杂度最高的是？A.直接映射B.全相联映射C.组相联映射D.间接映射答案：B解析：全相联映射允许主存的任意块存储到Cache的任意块位置，灵活性最高，但需要对所有Cache块的标记进行并行比较，电路复杂度最高，因此选项B正确。直接映射灵活性最低、电路最简单，组相联映射是二者的折中方案，间接映射不属于Cache的地址映射方式。下列关于主存的描述中正确的是？A.主存是易失性存储器，断电后存储的内容会全部丢失B.主存的存取速度比高速缓存更快C.主存的容量越大，计算机的运行速度一定越快D.主存只能存储数据，不能存储指令答案：A解析：主存一般采用动态随机存储器，属于易失性存储器，断电后内容会丢失，因此选项A正确。选项B错误，主存速度远低于高速缓存；选项C错误，计算机运行速度受CPU、Cache、主存等多个因素影响，单纯扩大主存容量不一定能提升速度；选项D错误，主存既存储数据也存储当前运行的程序指令。二、多项选择题（共10题，每题2分，共20分）下列属于经典计算机硬件系统五大组成部件的有？A.负责完成算术与逻辑运算的运算器B.负责控制各部件协同工作的控制器C.负责将高级语言翻译为机器语言的编译器D.负责存储指令与数据的存储器答案：ABD解析：经典计算机硬件五大部件分别是运算器、控制器、存储器、输入设备、输出设备，因此选项A、B、D正确。选项C中的编译器属于系统软件，不属于硬件组成部分，因此排除。下列因素中，会对高速缓存（Cache）的命中率产生直接影响的有？A.Cache的总容量B.Cache的块大小C.主存的总容量D.Cache的地址映射方式答案：ABD解析：Cache容量越大、能存储的内容越多，命中率越高；块大小设置合理的情况下，能更好利用空间局部性提升命中率；地址映射方式的灵活性越高，冲突概率越低，命中率越高，因此选项A、B、D正确。主存总容量只是存储的总数据量，不会直接影响Cache的命中率，因此选项C错误。下列属于RISC（精简指令集）设计特点的有？A.指令长度固定B.寻址方式种类少C.指令数量多、功能复杂D.适合流水线并行执行答案：ABD解析：RISC的设计特点包括指令长度固定、寻址方式简单、仅保留常用的简单指令、便于流水线优化，因此选项A、B、D正确。选项C是CISC（复杂指令集）的特点，因此排除。按照传输信息的功能划分，系统总线的分类包括？A.数据总线B.地址总线C.控制总线D.通信总线答案：ABC解析：系统总线按照功能分为传输数据的数总线、传输访问地址的地址总线、传输控制信号的控制总线，因此选项A、B、C正确。通信总线是计算机和外部设备之间通信的外部总线，不属于系统总线的功能分类，因此选项D错误。指令执行的基本阶段包括？A.取指阶段B.译码阶段C.执行阶段D.卸载阶段答案：ABC解析：指令执行的标准流程是先从主存取出指令的取指阶段，再解析指令操作类型的译码阶段，最后完成指令对应操作的执行阶段，因此选项A、B、C正确。不存在卸载阶段的说法，因此选项D错误。流水线数据冒险的解决方式包括？A.插入等待周期B.数据旁路（转发）技术C.指令重排序D.增加总线宽度答案：ABC解析：插入等待周期可以等待前序指令完成数据写入后再执行后续指令，数据旁路可以直接把前序指令的运算结果转发给后续指令，指令重排序可以把没有数据依赖的指令提前执行，三者都可以解决数据冒险，因此选项A、B、C正确。增加总线宽度只能提升数据传输能力，无法解决数据依赖导致的冒险，因此选项D错误。下列存储器中，属于非易失性存储器的有？A.闪存B.机械硬盘C.静态随机存储器D.只读存储器答案：ABD解析：闪存、机械硬盘、只读存储器断电后存储的内容都不会丢失，属于非易失性存储器，因此选项A、B、D正确。静态随机存储器属于高速缓存的实现介质，是易失性存储器，断电后内容丢失，因此选项C错误。下列属于输入设备的有？A.键盘B.显示器C.鼠标D.扫描仪答案：ACD解析：输入设备的作用是把外部信息输入到计算机中，键盘、鼠标、扫描仪都属于输入设备，因此选项A、C、D正确。显示器是把计算机处理后的信息展示给用户的输出设备，因此选项B错误。虚拟存储器的作用包括？A.扩大用户可用的内存空间B.实现内存的隔离保护C.提升主存的物理存取速度D.降低多程序并发的内存冲突答案：ABD解析：虚拟存储器通过把部分不常用的内存数据换出到外存，扩大了用户可用的逻辑内存空间；每个程序的虚拟地址空间独立，实现了内存隔离；不同程序的虚拟地址会映射到不同的物理内存位置，降低了并发冲突，因此选项A、B、D正确。虚拟存储器只是逻辑上的扩展，不会改变主存的物理存取速度，因此选项C错误。下列关于中断的描述中正确的有？A.中断可以让CPU及时响应外部设备的请求B.中断发生后CPU需要暂停当前正在执行的程序C.中断处理完成后CPU会回到原来的程序继续执行D.所有中断的优先级都是相同的答案：ABC解析：中断的作用就是让CPU可以及时处理外部的异步请求，中断发生时CPU会保存当前程序的上下文，转去执行中断处理程序，处理完成后恢复上下文继续执行原来的程序，因此选项A、B、C正确。不同中断有不同的优先级，高优先级中断可以打断低优先级中断的处理，因此选项D错误。三、判断题（共10题，每题1分，共10分）冯·诺依曼体系结构下，指令和数据可以存储在同一个存储器的不同位置，不需要独立分区存储。答案：正确解析：冯·诺依曼体系的典型特征就是指令和数据同存，二者采用相同的格式存储在同一个存储器中，仅通过地址区分，只有哈佛结构才采用独立的指令存储器和数据存储器，因此题干表述正确。主存的存取时间和存储容量成正比，容量越大，存取一个数据的时间就越长。答案：错误解析：主存的存取时间是访问一个存储单元需要的固定时间，和主存的总容量没有关系，总容量代表的是能存储的单元总数，不会影响单个单元的访问速度，因此题干表述错误。指令流水线的吞吐率指的是单位时间内流水线能完成的指令数量。答案：正确解析：吞吐率是衡量流水线性能的核心指标，定义就是单位时间内流水线输出的结果数量，对于指令流水线来说就是单位时间完成的指令数量，因此题干表述正确。直接寻址方式中，指令的地址码字段直接给出的是操作数本身。答案：错误解析：直接寻址的地址码字段给出的是操作数在主存中的存储地址，需要根据这个地址访问主存才能获得操作数；地址码直接给出操作数本身的是立即寻址方式，因此题干表述错误。DMA方式的数据传输过程完全不需要CPU参与任何操作。答案：错误解析：DMA方式仅在数据传输的启动和结束阶段需要CPU介入，传输过程中确实不需要CPU参与，但并非全程不需要任何操作，因此题干表述错误。高速缓存的写直达策略是指只修改Cache中的内容，等块被换出时才写回主存。答案：错误解析：写直达策略是修改Cache内容的同时同步修改主存中的对应内容，修改Cache后等块换出时才写回主存的是写回策略，因此题干表述错误。程序计数器的作用是存储当前正在执行的指令的内容。答案：错误解析：程序计数器存储的是下一条要执行的指令的主存地址，存储当前正在执行的指令内容的是指令寄存器，因此题干表述错误。计算机的运算速度仅由CPU的主频决定，主频越高运算速度越快。答案：错误解析：计算机的运算速度受CPU主频、流水线效率、Cache命中率、内存速度等多个因素影响，单纯提升主频不一定能提升运算速度，因此题干表述错误。总线带宽指的是总线单位时间内能传输的最大数据量。答案：正确解析：总线带宽是衡量总线传输能力的核心指标，定义就是单位时间内总线可以传输的最大数据量，因此题干表述正确。堆栈的存取规则是先进先出。答案：错误解析：堆栈的存取规则是先进后出，也就是最后存入的数据最先被取出，先进先出是队列的存取规则，因此题干表述错误。四、简答题（共5题，每题6分，共30分）简述计算机系统的层次划分及各层的核心作用。答案：第一，硬件层，是整个计算机系统的物理基础，包含运算器、控制器、存储器、输入输出设备等实体部件，负责执行最底层的机器指令，完成各类运算与控制操作；第二，系统软件层，介于硬件层和应用软件层之间，包含操作系统、编译程序、驱动程序等，主要作用是管理硬件资源、屏蔽底层硬件差异，为上层软件提供统一的调用接口；第三，应用软件层，是面向用户的顶层，包含各类面向具体使用场景的应用程序，直接满足用户的各类实际使用需求。解析：三个层次之间存在明确的依赖关系，下层为上层提供服务支撑，上层无需了解下层的实现细节即可调用相关能力，这种分层设计极大降低了计算机的使用和开发难度，拓展了计算机的适用场景。三个要点各占2分，表述清晰即可得分。简述高速缓存（Cache）的工作原理及核心设计目标。答案：第一，工作原理依托程序访问的局部性原理，包括时间局部性（某数据被访问后短时间内大概率会被再次访问）和空间局部性（某数据被访问后相邻数据大概率也会被访问）；第二，运行过程中系统会把近期高频访问的主存内容复制到速度更快的Cache中，CPU访问数据时先查询Cache，如果命中就直接从Cache读取，没有命中再访问主存；第三，核心设计目标是在尽量不提升存储成本的前提下，让整个存储系统的访问速度接近Cache的水平。解析：本题的核心得分点是局部性原理的说明、Cache命中的访问流程、以及速度成本的平衡目标，三个要点各占2分。简述指令流水线的设计思路及提升流水线性能的核心方向。答案：第一，设计思路是把一条指令的执行过程拆分为多个独立的阶段，每个阶段由专门的硬件电路处理，多条指令可以同时在不同阶段执行，类似工厂的流水线生产模式，大幅提升指令的执行效率；第二，提升流水线性能的核心方向之一是缩短每个阶段的处理延迟，提升流水线的主频；第三，另一个核心方向是降低流水线冒险的发生概率，减少流水线阻塞的时间，提升流水线的有效吞吐率。解析：三个要点各占2分，其中流水线的并行执行思路是核心基础，两个性能优化方向需要和流水线的特点对应，表述合理即可得分。简述常见的I/O控制方式及各自的适用场景。答案：第一，程序查询方式，由CPU循环查询I/O设备的状态，等到设备就绪后再进行数据传输，适合结构简单、对性能要求不高的低端设备；第二，中断驱动方式，I/O设备就绪后主动向CPU发送中断请求，CPU响应中断后完成数据传输，适合数据传输频率较低的低速设备；第三，DMA方式，由专门的DMA控制器控制数据在主存和设备之间的传输，传输过程不需要CPU参与，适合数据传输量大的高速设备。解析：三种控制方式的核心特点和适用场景各占2分，需要明确区分三种方式的CPU参与度差异，以及对应的设备类型差异。简述虚拟存储器的实现原理及核心优势。答案：第一，实现原理是为每个运行的程序提供独立的虚拟地址空间，通过内存管理单元把虚拟地址转换为实际的物理内存地址，同时把不常用的内存数据换出到外存中，需要使用时再换回到主存；第二，核心优势之一是扩大了用户可用的逻辑内存空间，让程序可以使用远大于物理内存的存储空间；第三，另一个核心优势是实现了不同程序之间的内存隔离，避免不同程序的内存访问互相干扰，提升了系统的稳定性和安全性。解析：三个要点各占2分，其中地址转换和数据换入换出是实现的核心逻辑，两个优势需要分别从容量和安全性两个维度说明。五、论述题（共3题，每题10分，共30分）结合实际使用场景，论述多级存储层次结构的设计逻辑与实际应用价值。答案：首先明确核心论点：多级存储层次结构是基于程序访问的局部性原理，为平衡存储速度、存储容量、存储成本三者之间的矛盾提出的经典设计方案，是现代计算机性能得以大幅提升的核心支撑之一。其次展开理论支撑：程序访问的局部性原理分为时间局部性和空间局部性两类，时间局部性指某条数据或指令被访问后，短时间内大概率会被再次访问；空间局部性指某条数据或指令被访问后，其相邻位置的数据或指令大概率也会被访问，这一规律为多级存储结构的设计提供了理论基础。接着结合层级展开分析：多级存储结构从快到慢依次分为寄存器、高速缓存、主存、外存四个层级，寄存器速度最快但容量极小、成本极高，仅用来存储当前正在运算的少量数据；高速缓存速度次之，容量稍大，用来存储近期高频访问的指令和数据；主存速度中等，容量可以满足大部分运行程序的存储需求，用来存储当前正在运行的程序的全部数据和指令；外存速度最慢但容量极大、成本极低，用来存储长期保存的所有数据和程序。在实际运行过程中，系统会根据局部性原理把高频访问的内容自动调度到更高速的存储层级中，让绝大多数访问请求都能在高速存储层级中得到响应。最后结合实例说明价值：比如我们日常使用计算机编辑大型文档时，刚输入的内容和近期编辑的段落会被暂存在高速缓存中，我们滚动、修改这些内容时几乎没有延迟，只有访问很久之前编辑的段落时才需要从主存甚至外存中调取，用户感知到的整体访问速度接近高速缓存的水平，而存储成本仅比单纯使用外存高很小一部分，完美平衡了三者的矛盾。解析：本题满分10分，其中核心论点2分，局部性原理的理论支撑2分，四个层级的特点说明3分，实际场景的案例分析3分，仅罗列知识点没有结合实际场景的回答最多得6分。对比分析RISC（精简指令集）和CISC（复杂指令集）的差异，并结合场景说明二者的适用范围。答案：首先明确核心论点：RISC和CISC是两种不同的指令集设计思路，二者的差异源于不同的设计目标，没有绝对的优劣，分别适配不同的使用场景。其次展开二者的核心差异：第一，指令集规模不同，CISC的指令数量多、功能复杂，很多指令可以完成复杂的组合操作，RISC仅保留最常用的简单指令，复杂操作需要由多条简单指令组合完成；第二，指令格式不同，CISC的指令长度不固定，寻址方式种类多，译码复杂度高，RISC的指令长度固定，寻址方式简单，译码效率高；第三，性能优化方向不同，CISC的设计目标是减少程序需要的指令数量，降低编译难度，RISC的设计目标是提升单条指令的执行速度，适合流水线并行优化，相同主频下RISC的指令执行效率更高。接着结合场景说明适用范围：CISC适合桌面计算、服务器等需要兼容大量历史软件、对单程序复杂运算能力要求高的场景，这类场景下硬件的研发成本占比低，软件的兼容性和开发效率更重要；RISC适合移动端、嵌入式等对功耗、体积要求严格的场景，这类场景下硬件的功耗控制优先级更高，RISC结构简单、功耗低的优势更明显。最后得出结论：目前两种指令集也在不断融合，CI