数字逻辑与数字系统（第7版）课件 第9章 数字系统分析与设计

第9章数字系统分析与设计9.1数字系统概述数字系统是指由若干数字电路和逻辑部件构成的能够处理或传送数字信息的设备。数字系统主体通常可以分为两部分:数据处理器和控制器。数据处理器按功能又可分解成若干子处理单元,通常称为子系统,每个子系统完成某个局部操作。计数器、寄存器、译码器等都可作为一个典型的子系统。控制器管理各个子系统的局部操作，使它们有条不紊地按规定顺序进行操作。第9章数字系统分析与设计9.1数字系统概述数字系统是指由若干数字电路和逻辑部件构成的能够处理或传送数字信息的设备。第9章数字系统分析与设计9.2数字系统设计语言-寄存器传送语言一个复杂的数字系统，它的内部状态变量很多，若用常规方法和工具(如真值表、卡诺图和逻辑函数表达式)来描述和设计，显然是困难的，因而必须寻找从系统总体出发来描述和设计的方法。系统设计方法有多种，如时序流程法、硬件程序法等。硬件程序法采用一种符号表示法-寄存器传送语言来描述数字系统中的信息传递和处理过程，然后再转换成硬件结构。第9章数字系统分析与设计9.2数字系统设计语言-寄存器传送语言这里介绍的是一种简便的寄存器传送语言。在这种方法中，数字系统按功能被分为数据处理器和控制器两部分，其功能框图如图所示。数据处理器主要进行数据的传送和运算。寄存器是该部分的基本部件。第9章数字系统分析与设计9.2.1基本语句1.传送语句传送语句的基本形式为：B←A2.并列传送语句P1:A←B，P2:C←D3.总线传送语句BUS表示总线,是源寄存器的控制函数，

是目的寄存器的控制函数。第9章数字系统分析与设计9.2.1基本语句4.输入/输出线线端传送语句输入/输出线线端与总线做同样处理，给出线端符号即可。5.存储器传送语句存储器的“读”操作：存储器的“写”操作：实现存储器传送语句的硬件结构图如图所示。第9章数字系统分析与设计9.2.1基本语句6.条件语句无条件转移语句形式为：条件转移语句形式为：7.算术微操作语句加法微操作语句为：减法微操作语句为：第9章数字系统分析与设计9.2.1基本语句8.逻辑微操作语句逻辑微操作是指对寄存器之间相对应的每一位进行逻辑运算,包括与、或、非、异或、同或等。“与”微操作为：9.移位微操作左移语句为：右移语句为：第9章数字系统分析与设计9.2.2设计举例进行系统设计时，首先应进行总体设计，分析系统功能，确定总体任务。然后根据设计目标和要求，确定一种算法,据此画出系统框图，用寄存器传送语言写出其工作过程的微操作语句，最后转换成硬件结构设计。1.数据处理器寄存器传送语句可直接翻译成逻辑电路。寄存器是由触发器构成的，寄存器中的每一位均对应一个触发器。寄存器传送语句中箭头的左边代表触发器的次态，可直接根据寄存器传送语句写出触发器的状态方程，从而实现硬件连接。9.2.2设计举例【例9-1】设有两个由D触发器组成的４位寄存器，需实现如下逻辑功能：。试设计该电路的数据处理部分。解:可列出触发器Ai

和Bi(i＝１,２,３,４)的状态方程并由D触发器的状态方程Qn＋１＝D可得到状态激励表9.2.2设计举例【例9-1】设有两个由D触发器组成的４位寄存器，需实现如下逻辑功能：。试设计该电路的数据处理部分。画出图所示电路2.控制器控制器的作用是保证电路按正确的时序工作。它应定时发出控制命令使电路各环节协调一致有序地工作。控制器是一个时序电路，可分同步和导步两种工作方式。下面讨论的均属同步方式。【例9-2】设计一个n位并行加法电路。该电路带有外部控制按钮，用来控制运算的开始。9.2.2设计举例【例9-2】设计一个n位并行加法电路。该电路带有外部控制按钮，用来控制运算的开始。解:因为要完成两个数相加，所以必须有三个寄存器，分别存放加数(X)、被加数(Y)及和数。还应有一个加法器。因为寄存器X和Y公用一个缓冲寄存器(BR)，所以采用有三态门的总线传送方式。各部件必须由控制命令来协调工作。据此可以画出逻辑框图如图所示。9.2.2设计举例逻辑框图如图所示9.2.2设计举例逻辑图中各控制命令符号的意义分别是:W为将数据写入寄存器控制命令,R为从寄存器读出数据控制命令,下标为各寄存器名,ZA为累加器(ACC)清零命令。由加法算法可写出下列寄存器传送语句:9.2.2设计举例其中K表示外部控制按钮命令。若按下按钮则K＝１，否则K＝0。9.2.2设计举例这个系统有T0~T6共7个标号,即计数器需有S0~S6共7个状态。在每个状态下发出该状态下的控制命令，见表9-59.2.2设计举例选用三个触发器组成计数器即可满足状态数要求。状态转换图如图9-13所示。状态分配及与控制命令的关系见表9-6，实现时采用三个D触发器组成计数器。译码器输出各控制命令。9.2.2设计举例选用三个触发器组成计数器即可满足状态数要求。状态转换图如图9-13所示。状态分配及与控制命令的关系见表9-6，实现时采用三个D触发器组成计数器。译码器输出各控制命令。9.2.2设计举例触发器输入端(Di)激励信号卡诺图控制器的时序部分逻辑图,图9-14(c)为图9-14(b)的逻辑符号9.2.2设计举例(加法电路)控制器的逻辑图如图9-15所示。9.2.2设计举例9.3.1简易计算机基本结构9.3简易计算机的功能分析与电路设计9.3.2简易计算机框图设计9.3简易计算机的功能分析与电路设计9.3.3简易计算机控制器设计1.简易计算机工作过程用寄存器传送语言描述9.3简易计算机的功能分析与电路设计9.3.3简易计算机控制器设计2.控制电路设计9.3简易计算机的功能分析与电路设计9.3.4简易计算机部件逻辑设计部件逻辑设计就是选择适当的芯片完成图9-17各部件的功能。1.存储器(M)存储器只作为存储指令的部件，在运行过程中只对它进行读操作，而不进行写操作.所以把简易计算机的三条指令(LD、ADD和HALT)固化到EPROM2716(简称2716)中。9.3简易计算机的功能分析与电路设计9.3.4简易计算机部件逻辑设计2.程序计数器(PC)在简易计算机中，选用74HC161位同步二进制计数器作为程序计数器.3.存储器地址寄存器(MAR)在简易计算机中，存储器只使用了5个存储单元，所以可用三个D触发器实现其功能。现选用8位D触发器74HC377。9.3简易计算机的功能分析与电路设计9.3.4简易计算机部件逻辑设计4.数据寄存器(DR)由于来自存储器的数据是８位的，因此必须用8位D触发器，又由于数据寄存器直接与总线相连，因此必须选用三态输出电路，

故选用带三态输出的8位D锁存器74HC373。5.累加器(A)累加器是存放操作数和中间结果的寄存器。由于数据是8位的，故选用8位D触发器74HC377。9.3简易计算机的功能分析与电路设计9.3.4简易计算机部件逻辑设计6.加法器(FA)及和数寄存器(SR)选用两个4位全加器74HC283。选用8位D触发器74HC377和8位三态门74HC244。7.指令寄存器(IR)和译码器指令代码是8位的，所以指令寄存器选用8位D触发器74HC377。8.节拍发生器使用一个8位D触发器74HC273和一个双D触发器74HC74构成节拍发生器。9.3简易计算机的功能分