CN113711245B 用于倒装芯片量子计算装置的量子位频率调谐结构和制造方法 （国际商业机器公司）

2021.10.15PCT/EP2020/0606122020.04.15WO2020/212437EN2020.10.22US9971970B1,2018.05.15processors:frequencycollisio用于倒装芯片量子计算装置的量子位频率一种量子计算装置包括具有第一衬底和设置在所述第一衬底上的一个或多个量子位的第或多个量子位相对地布置在该第二衬底上的至配置成将与所述一个或多个量子位中的至少一个相关联的所述谐振频率调整到确定的频率调2第一芯片，所述第一芯片具有第一衬底和设置在所述第一衬底上的一个或多个量子第二芯片，所述第二芯片具有第二衬底和设置在所述第与所述一个或多个量子位中的至少一个相关联的所述谐振频率调整到确定的频率调整值2.如权利要求1所述的量子计算装置，其中所述导电表面的所述至少一个尺寸是基于3.如权利要求2所述的量子计算装置，其中与特定量子位相关联的所述谐振频率是基4.如权利要求2或3中任一项所述的量子计算装置，其中所述5.如权利要求4所述的量子计算装置，其中所述电阻是所述量子位的结的正常状态电轻与所述一个或多个量子位相关联的所述谐振频率之间的频芯片基于频率调谐范围或调谐灵敏度中的至少一个以预定距3形成第一芯片，所述第一芯片具有第一衬底和设置在所述第一衬形成第二芯片，所述第二芯片具有第二衬底和设置在所述第二衬底上导电表面具有被配置成将与所述一个或多个量子位中的至少一个相关联的所述谐振频率调整到确定的频率调整值的所述开放区域的至少21.如权利要求20所述的方法，其中所述导电表面的所述至少一个尺寸是基于与所述22.如权利要求21所述的方法，其中与特定量子位相关联的所述谐振频率是基于所述23.如权利要求21所述的方法，其中所述参数包括与所述一个或多个量子位相关联的29.如权利要求27所述的方法，其中所述第二衬底上的开放空间设置在所述第一层和30.如权利要求27所述的方法，其中所述第二衬底中的凹槽设置在所述第一层和所述32.如权利要求20至权利要求23中任一项所述的方法，其中所述至少一个尺寸是形成第一芯片，所述第一芯片具有第一衬底和设置在所述第一衬底上的一个或多个量子具有第二衬底的第二芯片，所述第二芯片具有设置在所述第二436.一种包括光刻组件的半导体制造系统，所述半导体制造系统当在至少一个管芯上形成第一芯片，所述第一芯片具有第一衬底和设置在所述第一衬形成第二芯片，所述第二芯片具有第二衬底和设置在所述第二衬底上成将与所述一个或多个量子位中的至少一个相关联的所述谐振频率调整到确定的频率调37.如权利要求36所述的半导体制造系统，其中所述导电表面的所述至少一个尺寸是基于与所述一个或多个量子位中的每一个相关38.如权利要求37所述的半导体制造系统，其中与特定量子位相关联的所述谐振频率39.如权利要求37或38中的任一项所述的半导体制造系统，其中所述参数包括与所述40.如权利要求39所述的半导体制造系统，其中所述电阻是所述量子位的结的正常状41.如权利要求36至38中任一项所述的半导体制造系统，其中所述至少一个尺寸基于5[0004]我们现在使用的计算机被称为传统计算机(这里也称为“传统”计算机或传统节在使用半导体处理器的二进制计算限于仅使用ON和OFF状态(等效于二进制码中的1和0)的情况下，量子处理器利用这些物或两者)可以取决于另一个的状态，并且当两个量子位纠缠时比当它们被单独处理时有更许它们解决使用常规计算机难以处理的难题的方式起作用。IBM已经成功地构建并证明了使用超导量子位的量子处理器的可操作性(IBM是国际商业机器公司在美国和其它国家的温度降低到特定的低温温度，电子对可以从一个超导层通过非超导层隧穿到另一个超导或多个电容性器件并联电耦合。振荡器具有由量子位电路中的电感和电容的值确定的谐6[0013]由量子位处理的信息以微波频率范围内的微波信号/光子的形式被携带或传输。[0015]在已知的半导体制造技术中，使用超导和半导体材料制造诸如量子位的超导器插入件(interposer)芯片被制造在单独的衬底上。焊料凸块沉积到量子位芯片和/或插入[0018]读出电路通常使用谐振器通过电磁谐振(通常是微波或射频谐振)与量子位耦频率是不可改变的。其他量子位是频率可调谐的量子位。Q处理器可以采用固定频率量子7波信号开启相互作用时(开启相互作用强度)与当这些信号被禁用时(关闭相互作用强度)率量子位的量子处理器中的又一挑战是启用感兴趣的门而不在其他位点处产生不希望的面具有被配置成将与所述一个或多个量子位中的至少一个相关联的所述谐振频率调整到形成第一芯片，所述第一芯片具有第一衬底和设置在所述第一衬底上的一个或多个量子该第二芯片具有第二衬底和设置在所述第二衬底上与所述一个或多个量子位相对的至少一个相关联的所述谐振频率调整到确定的频率调整值的至少一成第一芯片，所述第一芯片具有第一衬底和设置在所述第一衬底上的一个或多个量子位，第二芯片具有第二衬底和设置在所述第二衬底上与所述一个或多个量子位相对的至少一8个或多个量子位中的至少一个相关联的谐振频率调整到确定的寸被配置成用于将与该一个或多个量子位中的至少一个相关联的谐振频率调整到确定的9[0042]图1描绘了示例性倒装芯片量子计算装置的截面图，其示出了可以使用示例性实[0043]图2描绘了根据示例性实施例的用于倒装芯片量子计算装置的示例量子位频率调[0044]图3描绘了根据示例性实施例的用于倒装芯片量子计算装置的另一示例量子位频[0045]图4描绘了根据示例性实施例的用于倒装芯片量子计算装置的量子位频率调谐结[0046]图5描绘了根据示例性实施例的用于基于测量的结电阻来计算量子位的预测频率[0051]图10描绘了根据示例性实施例的用于倒装芯片量子计算装置的量子位频率调谐[0052]图11描绘了根据示例性实施例的用于制造用于倒装芯片量子计算装置的量子位[0053]图12描绘了根据示例性实施例的用于多量子位倒装芯片量子计算装置的示例量[0054]用于描述本发明的示例性实施例总体上通过提供用于倒装芯片量子计算装置的种用于制造用于倒装芯片量子计算装置的量子位频率调[0056]倒装芯片量子计算装置100还包括包含插入件衬底107的插入件芯片106。插入件[0057]插入件芯片106包括形成在插入件衬底107的第一表面上的常规接地平面108。在于相同设计和制造/处理的单结transmon量子位，每个量子位自然可以具有不同的谐振频法包括通过修改结电感或跨结(例如，与结并联)的总电容来改变单结transmon量子位频插入件芯片的频率调整的调谐范围和灵敏度取决于量子位芯片与插入件芯片之间的分离[0065]在一个实施例中，该设计/制造系统基于每个量子位的预测频率来确定可能的频计/制造系统使用本文描述的等式计算每个量子位实现所计算的频率调整所需的电容变[0067]另一个实施例提供了一种用于倒装芯片量子计算装置的量子位频率调谐结构的[0076]实施例可以提供的一个优点是量子位频率调谐结构允许量子位谐振频率的增加[0079]倒装芯片量子计算装置200还包括包含插入件衬底207的插入件芯片206。插入件该接地平面包括形成在插入件衬底207的表面上并且围绕遮蔽量子位204的开放区域(例灵敏度在确定的分离间隙距离D1处通过第一凸块接合210A和第二凸块接合210B接合到量的量子位芯片302。量子位衬底303包括形成在量子位衬底303的第一表面上的量子位304。实施例中，插入件衬底307的一部分在深度D3和宽度w处被蚀刻以去除插入件衬底307的介该接地平面包括形成在插入件衬底307的表面上并且围绕遮蔽量子位304的开放区域(例定的分离间隙距离D2处通过第一凸块接合310A和第二凸块接合310B接合到量子位芯片302。在一个具体实施例中，量子位衬底303和插入件衬底307中的一个或多个由硅材料形另一个量子位各自的JJ电阻的测量来预测的，并且确定量子位304与另一个量子位之间的免可能的频率冲突以及为实现该频率调整所需要的量子位304和其他量子位中的每一个所[0088]参考图4，该图描绘了根据示例性实施例的用于倒装芯片量子计算装置的量子位频率调谐结构的示例性接地平面设计。透视图400包括第一量子位频率调谐结构402A和第量子位衬底上的第一量子位404以及用于形成在插入件芯片的插入件衬底上的第一接地平面设计406。第一接地平面设计406被形成为诸如超导材料和/或金属材料的导电材料的导[0089]第二量子位频率调谐结构402B包括用于形成在量子位芯片的量子位衬底上的第[0090]在所示的实施例中，第一量子位频率调谐结构402A的第一接地平面设计406包括导致减小的电容的较少的导电材料并且具有与第二量子位频率调谐结构402B的第二接地第二量子位410提供的频率调节不同的对第一量子位404的谐振[0091]参考图5，该图描绘了根据示例性实施例的用于基于测量的结电阻来计算量子位的预测频率的示例性曲线图500。图5示出了预测的量子位频率f01与量子位的约瑟夫逊结[0092]参考图6，该图描绘了根据示例性实施例的示例性插入件芯片制造工艺步骤的框图。制造系统产生或操纵如本文所述的插入件芯片配置600。实施例使制造系统沉积材料实施例使制造系统在插入件衬底702的第一表面上从接地平面704形成接地平面部分704A、[0095]参考图8，该图描绘了根据示例性实施例的示例性插入件芯片制造工艺步骤的框应性离子蚀刻或湿蚀刻)来形成凹槽808。去除衬底材料降低了插入件芯片配置800的有效[0097]参考图9，该图描绘了根据示例性实施例的示例性插入件芯片制造工艺步骤的框可以使用图6-9中的工艺步骤来形成量子位频率调谐[0100]量子位频率调谐结构1002A-1002C、1004A-1004C和1006A-1006C中的每一个包括用于形成在量子位芯片上的量子位和用于形成在插入件芯片上的相关联的接地平面设计。量子位频率调谐结构1002A-1002C、1004A-1004C和1006A-1006C中的每一个具有不同的接[0101]量子位频率调谐结构1002A-1002C具有矩形接地平面设计，其中具有中心矩形空[0102]1002A-1002C的每一个内的矩形空隙具有不同的尺寸和不同的导体材料面积，从[0103]量子频率调谐结构1004A-1004C具有外部矩形接地平面和内部矩形接地平面，该内部矩形接地平面被定位成具有外部矩形接地平面的空隙并且未连接到外部矩形接地平从而导致相关联的量子位的不同的电容和频[0104]量子频率调谐结构1006A-1006C具有外部矩形接地平面和内部矩形接地平面，该内部矩形接地平面被定位成具有外部矩形接地平面的空隙并且在每个边缘处连接到外部矩形接地平面。1006A-1006C中的每一个的内部接地平面具有不同的大小和不同的导体材在量子位衬底上制造包括一个或多个量子位的量框1114中，该制造系统计算每个量子位的频率调整以避免或减轻可能的频率冲突。在框第一量子位触点1208A与第二量子位触点1208B之间，并且第二量子位1204B被布置在第二在插入件衬底1207的表面上的接地平面部分1210A、1210B和1210C。第一接地平面部分1210A和第二接地平面部分1210B部分地覆盖第一量子位1204A的一部分以及在第一接地平位1204B的一部分，并且在第二接地平面部分1210B和第三接地平面部分1210C之间的开放每一个的开放面积、形状、以及超导金属覆盖，可以调节第一量子位1204A和第二量子位1204B中的每一个的谐振频率，以避免或减轻第一量子位1204A与第二量子位1204B之间的[0113]插入件芯片1206的第一接地平面部分1210A通过第一凸块接合1212A接合到第一量子位触点1208A，并且第二接地平面部分1210B通过第二凸块接合1212B和第三凸块接合子位1204A以及第二量子位1204B中的每一个的频率调整以避免可能的频率冲突以及实现该频率调整所需要的第一量子位1204A以及第二量子位1204B中的每一个所需要的电容变[0115]在此参考相关附图描述本发明的各种实施例。在不脱离连接和/或位置关系可以是直接的或间接的，并且本发明并不旨在在这方面进行限制。因认为结合其它实施例来影响这种特征、结构或特性是在本领域技术人员的知识范围内的，及其变体旨在包括与基于提交本申请时可用的设备