CN113725256B 存储器器件、存储器集成电路及其制造方法 （台湾积体电路制造股份有限公司）

US2006076641A1,2006.括第一底部电极及设置在第一底部电极之上的对于第一底部电极层的侧壁及电阻可变层的侧2其中所述复合底部电极包括第一底部电极及设置在所述第一底部电极之上的第二底第二底部电极的轮廓相较于所述第一底部电极所述电阻可变层的所述侧壁及所述第一底部电极的所述侧壁实5.根据权利要求4所述的存储器器件，其中所述钝化层与所述顶部电极的侧壁实体接6.根据权利要求4所述的存储器器件，其中所述钝化层与所述复合底部电极的所述第7.根据权利要求4所述的存储器器件，其中空气隙位于所述第二底部电极的所述侧壁9.根据权利要求1所述的存储器器件，其中所述第二底部电极的所述侧壁具有弯曲表二底部电极的侧壁在侧向上相对于所述第一底部电极的侧壁及所述电阻可变层的侧壁凹多条字线，沿着与所述第一方向交叉的第二方向延伸，者电连接在所述多条位线中的一者与所述多条字12.根据权利要求11所述的存储器集成电路，其中所述钝化层与所述复合底部电极的13.根据权利要求11所述的存储器集成电路，其中空气隙位于所述第二底部电极的所314.根据权利要求11所述的存储器集成电路，其中环绕所述第二底部电极的空气隙位15.根据权利要求11所述的存储器集成电路，其中所述多个存储胞中的每一者还包括使用所述硬掩模作为掩模将所述顶部电极层图案化，将所述电阻可变材料层图案化、使所述第二底部电极层在侧向上相对于经图案化的所述17.根据权利要求16所述的存储器器件的制造方法，其中在将所述电阻可变材料层图个单一刻蚀工艺以将所述第二底部电极层图案化以及使所述第二底部电极层在侧向上凹18.根据权利要求16所述的存储器器件的制造方法，其中使用所述硬掩模作为所述掩19.根据权利要求18所述的存储器器件的制造方法，其中用于使所述第二底部电极层在侧向上凹陷的所述第二刻蚀工艺是在将所述第一底部电极20.根据权利要求18所述的存储器器件的制造方法，其中用于使所述第二底部电极层在侧向上凹陷的所述第二刻蚀工艺是在将所述第一底部电极4使被移除电力仍能够储存数据。电阻式随机存取存储器(Resistiverandomaccessmemory，RRAM)由于其结构简单且其可与互补金属氧化物半导体(ComplementaryMetal-在侧向上相对于所述第一底部电极层的侧壁及所述电5[0008]图2A到图2I是处于图1中所示的存储器器件的制造方法期间的各个阶段处的结构[0011]图4A到图4C是处于根据本公开一些实施例的存储器器件的制造方法期间的各个[0012]图5A及图5B是处于图4C中所示的存储单元的制造方法期间的各个阶段处的结构[0017]图1是说明根据本公开一些实施例的存储器器件的制造方法的流程图。图2A到图2I是处于图1中所示的存储器器件的制造方法期间的各个阶段处的结构的示意性剖视图。衬底100预先形成有多个电子器件(未示出)及位于所述电子器件之上的内连线结构(图2A洁起见省略了内连线结构的其他部分以及电子器件。电子器件可包括有源器件和/或无源形成在器件衬底100中的电子器件及内连线结构与将在以下步骤中形成在器件衬底100之6层108及底部电极层110、电阻可变材料层112及顶部电极层114共形地形成在器件衬底100不同的步骤中执行底部电极层110的图案化以及电阻可变材料层112及顶部电极层114的图够的刻蚀选择性，且可通过选择合适的刻蚀剂在不同的刻蚀步骤中将底部电极层108及底以及顶部电极层114的形成方法可分别包括沉积工艺，例如原子层沉积(atomiclayerdeposition，ALD)工艺。另外，电阻可变材料层112的形成方法可包括化学气相沉积部部分可向下突出到顶部电极层114的顶表面的凹陷中。硬掩模层116的材料可包括碳化7被虚线围绕的区中所绘示，硬掩模120的俯视图形状是实质上矩形或椭圆形的，且硬掩模包括硬掩模120以及下伏的顶部电极122及电阻可变层124中的一者)立于底部电极层110大。另外，底部电极层110可相对于电阻可变层124及顶部电极122而具有足够的刻蚀选择化硬掩模120具有处于50A到350A范围内的厚度。底部电极126中的每一者位于底部电极层108中的一者与上覆的电阻可变层124之间，且底部电极126的侧壁126S在侧向上从电阻可变层124的侧壁124S凹陷且凹入(concave)。在一些实施例中，使用各向同性刻蚀工艺来执行对底部电极层110的图案化以形成底部电极刻蚀选择性的这些实施例中，底部电极层108可在所述各向同性刻蚀工艺期间用作刻蚀停在各向同性刻蚀工艺期间用作掩模，以使得移除底部电极层110的未被所述堆叠覆盖的部8叠覆盖的部分，以使得所形成的底部电极126在侧向上凹陷且与上覆堆叠的图案相比而大部电极层110中更接近电阻可变层124的底表面的部分(即，上部部分)可比底部电极层110部电极126在接近电阻可变层124处具有其最凹陷部分(即，在侧向上被刻蚀最多的部分)，因此可确保沿着顶部电极122的侧壁及电阻可变层124的侧壁的可能漏电路径不会延伸到到侧壁126S的弯曲表面测量底部电极126的凹陷深度RD的情况下，所述凹陷深度RD可从底侧壁126S可以是倾斜侧壁。可通过调谐各向同性刻蚀工艺的工艺参数来调整底部电极126126的各向同性刻蚀工艺的刻蚀剂不同于用于形成硬掩模120、顶部电极122及电阻可变层(例6等通过形成在器件衬底100中的内连线结构(例如，包括导电迹线102)电连接到电子器件(未极122及硬掩模120。每一底部电极128的侧壁128S可沿着这些堆叠中的上覆堆叠的侧壁的底部电极126的侧壁126S现在可在侧向上从使用这些堆叠作为掩模而被图案化的下伏的底9间也将硬掩模120薄化。所属领域的技术人员可通过调谐各向异性刻蚀工艺的工艺参数来[0026]至此，多个存储单元MU形成在器件衬底100之上。每一存储单元MU包括顶部电极122、复合底部电极130及位于顶部电极122与复合底部电极130之间的电阻可变层124。另间的凹陷被介电层134填充，且钝化层132的位于存储单元MU上方的部分可被介电层134覆的底表面可向下突出到顶部电极122的顶表面处的凹陷中。在介电层136中形成导电迹线电镀覆工艺或无电镀覆工艺)或其组合在这些通孔及沟槽中形成导电材料，以形成导通孔可包括电连接到此存储单元MU的导通孔138以及导电迹线102及导电迹线140。在设定操作者电阻可变层124中不存在导电细丝，使得电阻可变层124处于高电阻状态(或被称为关断状态)。在一些实施例中，导电迹线102及导电迹线140被配置成接收电压且在电阻可变层130包括底部电极128及设置在底部电极128之上的底部电极126。底部电极126的侧壁126S部电极122到复合底部电极130的隔离距离增大。另外，在使底部电极126在侧向上凹陷期在侧向上相邻的复合底部电极130之间的间隔)的情况下确保顶部电极122与复合底部电极可以是形成在图2A到图2I中所示的器件衬底100中的电子器件中的一些电子器件。每一晶体管T的栅极端子电连接到例如沿方向X延伸的字线WL，且每一晶体管T的源极端子及漏极端子分别电连接到例如沿方向X延伸的源极线SL及电阻式存储器RM中的一者的存储单元到图2I中所示的器件衬底100中的内连线结构来实现漏极端子与存储单元MU之间的电连[0035]图4A到图4C是处于根据本公开一些实施例的存储器器件的制造方法期间的各个阶段处的结构的示意性剖视图。将参考图4A到图4C加以阐述的实施例类似于参考图1及图图2D中所示的顶部电极层114、电阻可变材料层112及底部电极层110图案化以形成顶部电部电极层110的未被硬掩模120覆盖的部分，而这些层的被硬掩模120覆盖的部分可保留下来。在一些实施例中，下伏的底部电极层108可在此各向异性刻蚀工艺期间用作刻蚀停止侧壁彼此实质上共面。在此各向异性刻蚀工艺中使用的刻蚀剂可能够移除顶部电极层114126aS的凹陷深度RD在底部电极126a的最顶部部分处可能不是最大的(如参考图2F所述)，的大约一半厚度处。举例来说，底部电极126a的侧壁126aS可实质上呈现抛物线形凹入表RD的最大值可处于100A到400A范围内，而凹陷深度RD的最小值可处于10A到350A一底部电极126a的侧壁126aS的形状不同于图2I中所示的每一底部电极126的侧壁126S的[0039]图5A及图5B是处于图4C中所示的存储单元的制造方法期间的各个阶段处的结构的示意性剖视图。将参考图5A及图5B阐述的实施例类似于参考图4A到图4C所详述的实施极层114、电阻可变材料层112、底部电极层110及底部电极层108图案化以形成顶部电极工艺。硬掩模120可在此各向异性刻蚀工艺期间用作掩模。这样一来，可移除顶部电极层所示的底部电极126a的侧壁126aS的类似之处在于在底部电极126a的约一半厚度处凹陷得[0043]图6A及图6B是说明根据本公开一些实施例的存储器器件10b及存储器器件10c的[0044]参考图2I及图6A，图6A中所示的存储器器件10b类似于图2I中所示的存储器器件件10a之间的差异在于图6B中所示的钝化层132a与底部电极126a之间不存在空气隙。在一些实施例中，钝化层132a填充由底部电极126a、上覆的电阻可变层124及下伏的底部电极ALD工艺。部电极之间的隔离。与设置环绕顶部电极的间隔件(复合底部电极的图案将由所述环绕间隔件的外轮廓界定)相比，由于是使用不具有所述环绕间隔件的较小掩模来将根据本公开可在不减小在侧向上相邻的存储单元之间的间隔(即，在侧向上相邻的复合底部电极之间的间隔)的情况下确保顶部电极与复合底部电极之间的隔离，因此在侧向上相邻的存储单在侧向上相对于所述第一底部电极层的侧壁及所述电中用于使所述第二底部电极层在侧向上凹陷的所述第二刻蚀工艺是在将所述第一底部电工艺及结构的基础来施行与本文中所介绍的实施例相同的目的及/或达成与本文中所介绍