德州学院数字电子技术期末复习题

数字电子技术一、单选题1.74LS138译码器的使能端E1=1、E2A=0、E2B=0时，译码器（）A.工作B.禁止C.输出全1D.输出全0答案：A2.74LS161是一款（）计数器A.4位异步二进制加法B.4位同步二进制加法C.4位异步十进制加法D.4位同步十进制加法答案：B3.下列A/D转换器中，属于直接转换型的是（）A.逐次逼近型B.双积分型C.并联比较型D.计数型答案：C4.CMOS传输门的导通条件是（）A.C=1，C'=0B.C=0，C'=1C.C=C'=1D.C=C'=0答案：A5.双积分型A/D转换器的转换时间与输入电压（）A.成正比B.成反比C.无关D.无法确定答案：C6.TTL与非门的扇出系数Nc是指（）A.最大输入电流B.最大输出电流C.能驱动同类门的最大个数D.输入电阻答案：C7.555定时器构成的施密特触发器，当控制端（CO）接0.01μF电容时，上限阈值电压Uh是（）（UCC=5V）A.5VB.10/3VC.5/3VD.0V答案：B8.时序逻辑电路的分析步骤不包括（）A.写出驱动方程B.写出状态方程C.列出真值表D.画出状态转换图答案：C9.下列ROM中，可多次擦除重写的是（）A.固定ROMB.PROMC.EPROMD.EEPROM答案：D10.单稳态触发器的输出状态包括（）A.两个稳态B.一个稳态和一个暂稳态C.两个暂稳态D.无稳态答案：B11.下列门电路中，噪声容限最大的是（）A.TTL门B.CMOS门C.ECL门D.HTL门答案：D12.左移位寄存器中，数据移位的方向是（）A.从低位到高位B.从高位到低位C.随机D.固定不变答案：A13.RS触发器的特性方程是（）A.Qn+1=S+RQn，SR=0B.Qn+1=S+RQn，SR=1C.Qn+1=SR+RQn，SR=0D.Qn+1=SR+RQn，SR=1答案：A14.施密特触发器的主要特性是（）A.有回差电压B.有暂稳态C.能产生矩形波D.能分频答案：A15.当输入A=0、B=1、C=1时，逻辑函数F=(A+B)C'的输出是（）A.0B.1C.高阻D.不定答案：A16.SRAM的存储原理是基于（）A.电容存储电荷B.触发器C.二极管D.三极管答案：B17.异步二进制计数器的进位方式是（）A.同步进位B.异步进位C.超前进位D.滞后进位答案：B18.脉冲宽度调制（PWM）信号的关键参数是（）A.频率B.幅值C.占空比D.周期答案：C19.ROM与RAM的主要区别是（）A.ROM能读能写，RAM只能读B.ROM只能读，RAM能读能写C.ROM存储容量大，RAM存储容量小D.ROM功耗大，RAM功耗小答案：B20.用摩根定律化简逻辑表达式(A+B+C)'，结果是（）A.A'B'C'B.A'+B'+C'C.ABCD.A+B+C答案：A21.D触发器转换为T触发器时，需在D端加入的逻辑关系是（）A.D=TB.D=TQnC.D=T⊕QnD.D=T'Qn答案：C22.SRAM与DRAM相比，主要优点是（）A.存储容量大B.功耗低C.不需要刷新D.成本低答案：C23.逻辑函数F=A'B+C'D的与非-与非表达式是（）A.(A'B)'(C'D)'B.((A'B)')'((C'D)')'C.(A+B')'(C+D')'D.((A+B')')'((C+D')')'答案：B24.一个模5计数器，至少需要（）个触发器A.2B.3C.4D.5答案：B25.逐次逼近型A/D转换器的转换速度比双积分型A/D转换器（）A.快B.慢C.相同D.无法比较答案：A26.FPGA的配置方式不包括（）A.在线配置B.离线配置C.永久配置D.动态配置答案：C27.JK触发器的特性方程是（）A.Qn+1=JQn'+K'QnB.Qn+1=JQn+K'QnC.Qn+1=J'Qn'+KQnD.Qn+1=JQn'+KQn答案：A28.双积分型A/D转换器的主要优点是（）A.转换速度快B.抗干扰能力强C.分辨率高D.功耗低答案：B29.下列D/A转换器中，转换速度最快的是（）A.权电阻网络D/AB.R-2R梯形网络D/AC.倒T形R-2R网络D/AD.权电流网络D/A答案：C30.4选1数据选择器的选择控制端个数是（）A.1B.2C.4D.8答案：B31.10位A/D转换器的量化单位是（）（设参考电压UREF=5V）A.5V/10B.5V/100C.5V/1024D.5V/2048答案：C32.2K×16位ROM的存储容量是（）A.2048×16位B.2000×16位C.4096×8位D.8192×4位答案：A33.GAL与PAL相比，主要优势是（）A.集成度高B.速度快C.可重复编程D.功耗低答案：C34.一个4位数码寄存器，至少需要（）个触发器A.1B.2C.4D.8答案：C35.74LS148是一款（）编码器A.8线-3线优先B.3线-8线优先C.8线-3线普通D.3线-8线普通答案：A36.TTL三态门的控制端为高电平时输出有效，该控制方式称为（）A.高电平使能B.低电平使能C.高阻使能D.不定使能答案：A37.当T触发器的T=0、CP有效时，输出Qn+1是（）A.0B.1C.QnD.Qn'答案：C38.计数器的“模”是指（）A.触发器个数B.输入时钟个数C.输出状态个数D.进位次数答案：C39.逐次逼近型A/D转换器，若输入模拟电压为2.5V，参考电压UREF=5V，8位输出数字量是（）A.01111111B.10000000C.00111111D.11000000答案：B40.若RAM的地址线为12根，数据线为8根，则其存储容量是（）A.4K×8位B.8K×8位C.16K×8位D.32K×8位答案：A41.3线-8线译码器的输入变量个数是（）A.2B.3C.8D.16答案：B42.组合逻辑电路产生竞争冒险的原因是（）A.输入信号变化B.门电路延迟C.输出负载变化D.电源电压波动答案：B43.若4选1数据选择器的输入D0=0、D1=1、D2=1、D3=0，选择控制端A1=1、A0=0，则输出是（）A.0B.1C.高阻D.不定答案：B44.若D/A转换器的参考电压UREF=5V，输入8位数字量10000000，则输出模拟电压是（）A.2.5VB.5VC.1.25VD.0V答案：A45.施密特触发器的回差电压ΔU是（）A.上限阈值电压UhB.下限阈值电压UlC.Uh-UlD.Ul-Uh答案：C46.移位寄存器不具备的功能是（）A.存储数据B.数据移位C.计数D.串并转换答案：C47.A/D转换器的采样频率应至少为输入信号最高频率的（）倍A.1B.2C.4D.8答案：B48.555定时器的阈值端（TH）和触发端（TR）都接高电平时，输出是（）A.高电平B.低电平C.高阻态D.不定答案：B49.同步十进制加法计数器的模值是（）A.8B.10C.16D.100答案：B50.异步计数器与同步计数器相比，主要特点是（）A.速度快B.速度慢C.结构复杂D.功耗大答案：B51.下列PLD中，属于现场可编程的是（）A.ROMB.PROMC.EPROMD.FPGA答案：D52.逻辑函数F=A+B+C的反函数是（）A.A'B'C'B.A'+B'+C'C.ABCD.A+B+C答案：A53.CMOS与非门的电源电压升高时，其输出高电平（）A.升高B.降低C.不变D.无法确定答案：A54.4位同步二进制加法计数器，当输入10个时钟脉冲后，输出状态是（）A.0000B.1010C.1001D.0111答案：B55.A/D转换器的转换精度通常用（）表示A.转换速度B.分辨率C.线性误差D.量化误差答案：B56.4位异步二进制加法计数器的模值是（）A.4B.8C.16D.32答案：C57.全加器的输出不包括（）A.本位和B.进位输出C.借位输出D.以上都不是答案：C58.单稳态触发器的暂稳态时间主要由（）决定A.输入信号B.电源电压C.RC参数D.触发器个数答案：C59.组合逻辑电路的分析步骤不包括（）A.写出逻辑表达式B.化简逻辑表达式C.列出真值表D.确定触发器个数答案：D60.T触发器的逻辑功能是（）A.置0B.置1C.保持D.翻转或保持答案：D61.3变量逻辑函数的最小项总数是（）A.3B.6C.8D.16答案：C62.555定时器构成的多谐振荡器，振荡频率主要由（）决定A.电源电压B.555芯片型号C.RC参数D.输入信号答案：C63.若A/D转换器的输入模拟电压范围是0~5V，分辨率为8位，则能分辨的最小电压是（）A.5V/8B.5V/128C.5V/256D.5V/512答案：C64.寄存器的主要功能是（）A.计数B.存储二进制数据C.译码D.数据选择答案：B65.用555定时器构成单稳态触发器时，触发信号应加在（）A.阈值端（TH）B.触发端（TR）C.复位端（RD）D.控制端（CO）答案：B66.4位环形移位寄存器的有效状态个数是（）A.4B.8C.16D.32答案：A67.同步二进制减法计数器的状态转换规律是（）A.从0到最大数递增B.从最大数到0递减C.随机转换D.固定不变答案：B68.多谐振荡器的输出是（）A.正弦波B.锯齿波C.矩形波D.三角波答案：C69.消除组合逻辑电路竞争冒险的方法不包括（）A.接入滤波电容B.引入选通脉冲C.增加冗余项D.改变输入信号频率答案：D70.DRAM需要定期刷新的原因是（）A.存储单元漏电B.环境温度变化C.电源电压波动D.读写频繁答案：A71.下列电路中，不属于脉冲波形整形电路的是（）A.施密特触发器B.单稳态触发器C.多谐振荡器D.微分电路答案：C72.当JK触发器的J=1、K=1、CP=1时，输出Qn+1是（）A.0B.1C.Qn'D.不定答案：C73.若D/A转换器的输入数字量为1010，参考电压UREF=10V，位数为4位，则输出模拟电压是（）A.6.25VB.5VC.3.75VD.2.5V答案：A74.4位超前进位加法器的进位速度比串行进位加法器（）A.快B.慢C.相同D.无法比较答案：A75.可逆计数器的功能是（）A.仅能加法计数B.仅能减法计数C.既能加法又能减法计数D.不能计数答案：C76.逻辑函数F=A(B+C)+A'B'C'的最小项表达式是（）A.m0+m1+m2+m3B.m0+m3+m4+m7C.m0+m2+m5+m7D.m1+m3+m6+m7答案：B77.一个4位二进制加法器，当输入A=1010、B=0101时，输出和数是（）A.1111B.0000C.10000D.0111答案：A78.半加器的输入变量个数是（）A.1B.2C.3D.4答案：B79.A/D转换器的转换过程不包括（）A.采样B.量化C.编码D.滤波答案：D80.当输入A=1、B=1、C=0时，逻辑函数F=ABC+A'B'C'的输出是（）A.0B.1C.高阻D.不定答案：A81.8位D/A转换器的最大输出电压是4.98V，其参考电压UREF是（）A.5VB.4.98VC.2.5VD.10V答案：A82.模10计数器的最大输出状态是（）（8421BCD码）A.1001B.1010C.1111D.0000答案：A83.CPLD的集成度通常（）FPGAA.小于B.等于C.大于D.无法比较答案：A84.8位D/A转换器的分辨率是（）A.1/8B.1/16C.1/256D.1/512答案：C85.JK触发器转换为D触发器时，需在JK端加入的逻辑关系是（）A.J=D，K=D'B.J=D'，K=DC.J=K=DD.J=K=D'答案：A86.1位二进制比较器的输入是两个待比较的二进制数，输出状态个数是（）A.2B.3C.4D.5答案：B87.D/A转换器的转换误差不包括（）A.量化误差B.失调误差C.线性误差D.相位误差答案：D88.下列因素中，不会影响A/D转换器转换精度的是（）A.参考电压波动B.输入信号噪声C.转换速度D.环境温度答案：C89.PAL的结构特点是（）A.与阵列固定，或阵列可编程B.与阵列可编程，或阵列固定C.与阵列和或阵列都可编程D.与阵列和或阵列都固定答案：B90.存储器的存储容量是指（）A.存储单元个数B.存储字长C.存储单元个数×存储字长D.地址线数量答案：C91.边沿触发的D触发器，其触发时刻是（）A.CP=0时B.CP=1时C.CP上升沿D.任意时刻答案：C92.当RS触发器的S=1、R=0时，输出Qn+1是（）A.0B.1C.QnD.不定答案：B93.FPGA的基本结构单元是（）A.与或阵列B.查找表（LUT）C.触发器D.多路选择器答案：B94.多谐振荡器的振荡周期T与RC参数的关系是（）（555定时器构成）A.T=0.7RCB.T=1.1RCC.T=2RCD.T=RC答案：B95.D/A转换器的分辨率是指（）A.输出电压范围B.输入数字量位数C.最小输出电压与最大输出电压之比D.转换速度答案：C96.可编程逻辑器件（PLD）的核心是（）A.与阵列B.或阵列C.与阵列和或阵列D.触发器答案：C97.D触发器的特性方程是（）A.Qn+1=D'B.Qn+1=DC.Qn+1=DQnD.Qn+1=D+Qn答案：B98.1K×8位RAM的地址线数量是（）A.8B.10C.12D.16答案：B99.4位扭环形移位寄存器的有效状态个数是（）A.4B.8C.16D.32答案：B100.下列组合逻辑电路中，属于编码电路的是（）A.74LS138B.74LS148C.74LS151D.74LS283答案：B二、多选题101.下列属于常用组合逻辑电路的有（）A.数据选择器B.数据分配器C.加法器D.编码器答案：ABCD102.门电路的主要参数包括（）A.输入高电平VIHB.输入低电平VILC.输出高电平VOHD.输出低电平VOL答案：ABCD103.异步二进制计数器的计数规律是（）A.逢二进一B.各位触发器异步触发C.各位触发器同步触发D.计数速度慢答案：ABD104.CMOS门电路的特点有（）A.功耗低B.抗干扰能力强C.集成度高D.速度较慢答案：ABCD105.下列属于脉冲信号的有（）A.矩形波B.三角波C.正弦波D.方波答案：ABD106.下列关于A/D和D/A转换器的说法正确的有（）A.A/D转换器将模拟信号转换为数字信号B.D/A转换器将数字信号转换为模拟信号C.A/D转换精度越高，转换误差越小D.D/A转换速度越快，性能越好答案：ABCD107.组合逻辑电路的分析步骤包括（）A.写出逻辑表达式B.化简逻辑表达式C.列出真值表D.分析逻辑功能答案：ABCD108.下列属于TTL门电路的有（）A.74LS00（四2输入与非门）B.74LS04（六非门）C.74LS08（四2输入与门）D.CD4011（四2输入与非门）答案：ABC109.脉冲信号的主要参数包括（）A.脉冲幅度B.脉冲宽度C.脉冲周期D.占空比答案：ABCD110.下列属于常用时序逻辑电路的有（）A.寄存器B.计数器C.触发器D.译码器答案：ABC111.LED数码管的接法有（）A.共阴极接法B.共阳极接法C.共发射极接法D.共基极接法答案：AB112.卡诺图化简的基本原则包括（）A.相邻最小项合并B.合并的项数为2ⁿ个C.覆盖所有最小项D.合并项数越少越好答案：ABCD113.组合逻辑电路的设计步骤包括（）A.列出真值表B.写出逻辑表达式C.化简逻辑表达式D.画出逻辑图答案：ABCD114.下列属于CMOS门电路的有（）A.CD4001（四2输入或非门）B.CD4011（四2输入与非门）C.CD4069（六非门）D.74LS138（3线-8线译码器）答案：ABC115.半导体数码管按发光材料可分为（）A.发光二极管（LED）数码管B.阴极射线管（CRT）数码管C.液晶（LCD）数码管D.荧光数码管答案：AC116.下列属于逻辑函数表示方法的有（）A.真值表B.逻辑表达式C.逻辑图D.卡诺图答案：ABCD117.TTL门电路的特点有（）A.速度快B.驱动能力强C.功耗较大D.抗干扰能力强答案：ABC118.时序逻辑电路的分析步骤包括（）A.写出驱动方程B.写出状态方程C.写出输出方程D.列出状态表、画出状态图答案：ABCD119.同步二进制计数器的计数规律是（）A.逢二进一B.各位触发器同步触发C.各位触发器异步触发D.计数速度快答案：ABD120.时序逻辑电路的设计步骤包括（）A.确定逻辑功能B.列出状态表C.选择触发器类型D.写出驱动方程、输出方程，画出逻辑图答案：ABCD三、判断题121.输入A=0、B=1、C=1时，逻辑函数F=(A+B)C'的输出是1。答案：错误122.2K×16位ROM的存储容量是2048×16位。答案：正确123.双积分型A/D转换器的转换时间与输入电压成正比。答案：错误124.TTL三态门控制端为高电平时输出有效，称为高电平使能。答案：正确125.555定时器构成施密特触发器（UCC=5V，CO接0.01μF），上限阈值电压Uh是10/3V。答案：正确126.4位同步二进制加法计数器输入10个时钟脉冲后，输出状态是1010。答案：正确127.逻辑函数F=A(B+C)+A'B'C'的最小项表达式是m0+m3+m4+m7。答案：正确128.8位D/A转换器最大输出电压4.98V时，参考电压UREF是5V。答案：正确129.逐次逼近型A/D转换器输入2.5V（UREF=5V，8位），输出数字量是01111111。答案：错误130.逻辑代数中，A+A'B=A+B的化简结果正确。答案：正确131.SRAM比DRAM的优点是不需要刷新。答案：正确132.组合逻辑电路分析步骤包括确定触发器个数。答案：错误133.4位D/A转换器输入1010（UREF=10V），输出模拟电压是6.25V。答案：正确134.555定时器构成多谐振荡器，振荡周期T=0.7RC。答案：错误135.地址线12根、数据线8根的RAM，存储容量是8K×8位。答案：错误136.FPGA的配置方式包括永久配置。答案：错误137.CMOS传输门的导通条件是C=0、C'=1。答案：错误138.同步二进制减法计数器的状态从最大数向0递减。答案：