计算机组成原理核心考点笔记

计算机组成原理核心考点笔记计算机组成原理是探究计算机硬件系统各组成部分的内在工作机制、逻辑结构以及它们之间如何有机联系与协同工作的学科。理解这门学科，不仅是深入学习计算机科学与技术的基石，也是在各类相关考核中取得佳绩的关键。本笔记旨在梳理核心考点，助力学习者构建清晰的知识框架，把握重点与难点。一、数据的表示与运算数据是计算机处理的对象，其在计算机内部的表示形式和运算规则是构成原理的基础。1.1数制与编码计算机内部采用二进制进行数据存储与运算。我们需熟练掌握二进制、八进制、十进制、十六进制之间的转换方法，理解不同数制的位权概念。机器数与真值是重要概念。机器数是数据在计算机中的二进制表示形式，通常带有符号位（最高位为0表示正数，1表示负数）；真值则是机器数所代表的实际数值。编码方式多样，重点包括：*原码：符号位加数值位的绝对值，简单直观，但0有两种表示，运算复杂。*反码：正数与原码相同，负数是原码除符号位外各位取反。*补码：解决了原码和反码的运算难题，是现代计算机中表示有符号整数的标准方式。其特点是符号位可参与运算，且0的表示唯一。对于负数，补码等于反码加1（模运算的概念在此至关重要）。*移码：常用于表示浮点数的阶码，便于比较大小，其值等于补码的符号位取反。此外，还需了解BCD码（二-十进制编码，如8421码）和字符编码（如ASCII码，以及用于表示更丰富字符集的Unicode）的基本概念和应用场景。1.2运算方法定点数运算主要包括：*加减法：重点掌握补码的加减运算规则，包括符号位如何参与运算，以及溢出判断方法（如单符号位法、双符号位法、进位判断法）。*乘除法：了解原码和补码的乘法运算思路（如Booth算法），以及除法运算的基本过程和溢出处理。理解运算器中通用寄存器、ALU（算术逻辑单元）的角色。浮点数运算是应对大范围数值表示的关键。需掌握浮点数的IEEE754标准格式（符号位、阶码、尾数），以及浮点数的加减乘除运算步骤（对阶、尾数运算、规格化、舍入、溢出判断）。理解“规格化”的意义在于使浮点数的表示唯一且提高精度。二、中央处理器（CPU）CPU是计算机的核心部件，负责指令的执行。2.1CPU的功能与组成CPU的基本功能包括指令控制、操作控制、时间控制和数据加工。其内部主要由运算器和控制器两大模块组成，辅以寄存器组和内部总线。*运算器：核心是ALU，负责算术运算和逻辑运算。还包括累加器、通用寄存器组、状态条件寄存器等。*控制器：计算机的“神经中枢”，负责从存储器中取出指令、分析指令（译码）并产生控制信号，指挥协调计算机各部件工作。其核心部件包括程序计数器（PC）、指令寄存器（IR）、指令译码器、时序系统和微操作信号发生器。2.2指令系统指令是CPU能识别并执行的基本操作命令。*指令格式：通常包含操作码字段和地址码字段。地址码字段的结构（零地址、一地址、二地址、三地址指令）反映了指令操作数的来源与去向。*寻址方式：这是指令系统的核心考点。需掌握立即寻址、直接寻址、间接寻址、寄存器寻址、寄存器间接寻址、变址寻址、基址寻址、相对寻址等常见寻址方式的原理、特点及有效地址的计算。理解不同寻址方式对指令功能和灵活性的影响。*指令类型：如数据传送类、算术逻辑运算类、程序控制类（跳转、调用、返回、中断）、输入输出类等。2.3指令执行过程指令的执行过程通常分为取指、译码、执行、访存（可能）、写回（可能）等阶段。*指令周期：从取指令到指令执行完成所需的全部时间。一个指令周期常由若干个CPU周期（机器周期）组成，一个CPU周期又包含若干个时钟周期（节拍脉冲）。*时序系统：用于产生CPU内部的定时信号，确保各操作按序进行。2.4控制器设计控制器的设计方法主要有硬布线逻辑控制器和微程序控制器。*硬布线逻辑控制器：根据指令的要求和时序信号，通过大量组合逻辑门电路直接产生控制信号。速度快，但设计复杂、灵活性差。*微程序控制器：将指令执行所需的微操作控制信号以微指令的形式存储在控制存储器（CM）中。执行指令时，通过读取并执行相应的微程序来产生控制信号。其核心概念包括微指令、微操作、微程序、微地址、微地址形成部件等。相比硬布线，微程序控制器更灵活，易于修改和扩展，但速度相对较慢。2.5流水线技术为提高CPU利用率和指令执行吞吐量，流水线技术应运而生。*基本原理：将指令的执行过程分解为若干个独立的阶段（如取指IF、译码ID、执行EX、访存MEM、写回WB），不同指令的不同阶段可以在CPU不同部件上并行执行。*流水线性能指标：吞吐率、加速比、效率。*流水线冒险：是影响流水线效率的关键问题，包括结构冒险（资源冲突）、数据冒险（数据相关）和控制冒险（指令跳转）。需理解各类冒险的产生原因及常用的解决或避免方法（如forwarding/bypassing、stall、分支预测、延迟分支等）。三、存储系统存储系统是计算机中的记忆部件，用于存放程序和数据。其核心目标是在速度、容量和成本之间取得平衡。3.1存储器的层次结构基于程序访问的局部性原理（时间局部性和空间局部性），现代计算机采用多级存储层次结构，从上到下通常为：寄存器->Cache->主存储器（内存）->辅助存储器（外存，如硬盘、SSD）。速度依次降低，容量依次增大，单位成本依次降低。“Cache-主存”层次解决CPU与主存速度不匹配的问题；“主存-辅存”层次解决存储器容量不足的问题，形成虚拟存储器。3.2主存储器*基本构成：由存储体、地址译码器、读写电路和控制电路等组成。*分类：随机存取存储器（RAM，如SRAM、DRAM）和只读存储器（ROM，如PROM、EPROM、EEPROM、Flash）。需理解SRAM和DRAM的工作原理、特点及应用场景差异（速度、功耗、集成度、成本）。*地址编码：存储单元的地址是如何组织和访问的。*扩展：当单个存储芯片的容量或字长不足时，如何通过位扩展、字扩展或字位同时扩展来满足需求。*校验：为提高存储器可靠性，常用的校验方法如奇偶校验、海明校验、循环冗余校验（CRC）的基本原理。3.3高速缓冲存储器（Cache）Cache位于CPU和主存之间，用于存放CPU近期可能访问的主存数据和指令。*工作原理：基于局部性原理，将主存中活跃的块复制到Cache中，CPU访问时先查Cache，命中则直接访问，未命中则访问主存并更新Cache。*Cache的组织：*映射方式：直接映射、全相联映射、组相联映射。需理解各自的原理、地址划分（标记、组号/行号、块内地址）、优缺点及命中率的影响因素。*替换策略：当Cache满且需要调入新块时，如何选择被替换的块。常用策略有随机（RAND）、先进先出（FIFO）、最近最少使用（LRU）、最不经常使用（LFU）等。*写策略：当CPU写Cache时，如何保证Cache与主存数据的一致性。如写直达（WriteThrough）和写回（WriteBack），以及写分配（WriteAllocate）和非写分配（No-WriteAllocate）策略的组合。3.4虚拟存储器虚拟存储器是“主存-辅存”层次的延伸，为用户提供了一个比实际主存大得多的“逻辑存储器”。*基本原理：借助于软硬结合的方法，将程序的逻辑地址空间与物理地址空间分离，程序运行时，只将当前需要的部分装入主存，其余部分存放在辅存。*地址转换：逻辑地址（虚拟地址）到物理地址的转换，通过页表（分页存储管理）或段表（分段存储管理）实现。需理解页式虚拟存储器的基本概念（页面、页框、页表项、快表TLB）。*页面置换算法：与Cache替换策略类似，但面向更大的粒度。常用的有最佳置换算法（OPT，理想但不可实现）、先进先出（FIFO）、最近最少使用（LRU）、时钟（Clock）算法等，以及页面分配策略和抖动（Thrashing）现象。四、总线系统总线是连接计算机各功能部件的公共通信干线。4.1总线的基本概念总线是一组能为多个部件分时共享的公共信息传送线路。其特性包括机械特性、电气特性、功能特性和时间特性。采用总线结构可简化系统设计、提高系统可靠性和可扩展性。4.2总线的分类按传输信息类型可分为数据总线（DB）、地址总线（AB）和控制总线（CB）。按连接部件层次可分为片内总线、系统总线（如CPU总线、存储器总线、I/O总线）和通信总线。4.3总线的性能指标包括总线宽度（数据总线的位数）、总线带宽（单位时间内传输的最大数据量，通常以MB/s或GB/s为单位）、总线频率（总线工作时钟频率）、总线复用、信号线数等。4.4总线仲裁当多个主设备同时请求使用总线时，需通过总线仲裁机制来决定哪个主设备优先获得总线使用权。仲裁方式可分为集中式仲裁（如链式查询、计数器定时查询、独立请求）和分布式仲裁，理解各自的工作原理和优缺点。4.5总线操作和定时总线完成一次数据传输的过程称为总线事务。总线定时是指总线上各信号之间的时序关系，以确保数据传输的正确进行。主要有同步定时（由统一时钟控制）和异步定时（采用握手信号）两种方式。五、输入输出（I/O）系统I/O系统是计算机与外部世界进行信息交换的桥梁。5.1I/O系统基本概念I/O设备种类繁多，特性各异，通常由I/O接口与主机（系统总线）相连。I/O接口（适配器）的作用是解决主机与I/O设备之间的速度差异、信号电平差异、数据格式差异等问题，提供数据缓冲、设备选择、信号转换、命令和状态传递等功能。5.2I/O数据传送方式这是I/O系统的核心考点，反映了主机与外设之间数据交换的控制方式。*程序查询方式：CPU主动查询外设状态，空闲则传送数据。CPU效率低。*程序中断方式：外设准备就绪时主动向CPU发出中断请求，CPU暂停当前程序转去处理I/O操作。能提高CPU利用率，但中断处理需要额外开销。需理解中断的基本概念、中断响应过程、中断向量、中断优先级与中断屏蔽。*DMA（直接存储器访问）方式：在外设和主存之间直接建立数据通路，由DMA控制器控制数据传送，无需CPU干预。适用于高速、大批量数据传输。需理解DMA的工作原理、DMA控制器的组成、DMA传送过程（预处理、数据传送、后处理）以及DMA与CPU访存冲突的解决（如周期挪用、CPU暂停访问）。*通道方