【基于FPGA的车辆电源报警系统的整体设计案例6200字】

基于FPGA的车辆电源报警系统的整体设计案例目录TOC\o"1-3"\h\u9776基于FPGA的车辆电源报警系统的整体设计案例 16531.1FPGA的介绍 128121.1.1FPGA的简介 1306071.1.2FPGA的结构 2176331.1.3FPGA的优势 2301371.1.4FPGA的设计流程 4253371.2DS18B20的介绍 5320781.1.1DS18B20的简介 591561.1.2DS18B20的结构 5155991.1.3DS18B20的工作原理 7176561.3FPGA与DS18B20相结合的介绍 817111.4VerilogHDL语言的介绍 8304061.4.1VerilogHDL语言的简介 8324411.4.2VerilogHDL语言的主要能力 9139281.5QuartusⅡ软件的介绍 9225811.5.1QuartusⅡ软件的简介 9127821.5.2QuartusⅡ软件的设计流程 10231231.6FPGA开发板介绍 101.1FPGA的介绍1.1.1FPGA的简介FPGA（FieldProgrammableGateArray），即现场可编程逻辑门阵列，FPGA是在PAL，GAL，CPLD等可编程器件的基础上发展出来的产物，是作为ASIC（特殊应用集成电路）领域里的一种半定制电路。由于定制电路模块无法变化而存在不方便，而有可编程器件门电路数量有限，FPGA就体现出了它的优势。随着近几年集成电路的飞速发展，FPGA由于具有保密性好、开发周期短、功能较强、可靠性高等特点，它在各个领域逐步进行了应用，半导体材料技术的发展、FPGA的应用领域逐渐扩大都推动了FPGA越来越快的发展REF_Ref1530\r\h[11]。FPGA的设计并不仅仅是简单的芯片研究，而是运用FPGA完成对其他产品的设计，与ASIC不同的是，FPGA在通信行业较为广泛应用。鉴于FPGA具备ASIC领域中更加先进的功能特点，于是FPGA集成了越来越多的功能模块，市场领域也在逐步拓宽REF_Ref1586\r\h[12]。在安防、工业等领域得到了广泛应用。鉴于其具有规模小、高灵活性的特点，也兼具较高的可靠性，使其在航天、军工领域也有了一定的应用。FPGA技术将会更加完善，所能应用的领域也会越来越广泛。而如今随着5G的建设以及人工智能的发展，将会有越来越多的领域应用到FPGA技术。1.1.2FPGA的结构图2-1FPGA内部结构FPGA是由大量的可重编程逻辑块、布线资源以及I/O块共同组成。逻辑块的核心是LogicElement（LE），一个LogicElement包括一个查找表和一个触发器，分别用来实现组合逻辑和实现时序逻辑REF_Ref1651\r\h[13]。每个逻辑块可以包含多个LE，这些LE通过互相链接形成一个更大规模的逻辑簇。逻辑块之间则可以通过可重编程的布线通道以及布线开关来连接，一个逻辑块及其近邻的布线资源可以形成一个LogicTile，而LogicTile作为一个设计模块，在FPGA芯片上大量复制，就得到了一个规模可以随意扩展的FPGA芯片设计。1.1.3FPGA的优势图2-1FPGA内部结构我们生活中丰富多彩的应用程序是通过计算机底层大量的数字逻辑运算实现的，而处理这些逻辑运算的芯片，我们称之为数字芯片，常见的处理器有CPU、GPU，大都是以定制化芯片制造。但是大多数的芯片在设计制造流片后无法更改，完全以软件编程的形式来实现各种应用。而在标准器件中有一类被称为PLD的芯片，它们和定制芯片采用相同的工艺制造，但其应用电路仍可以再通过编程方式来进行重新构造。PLD允许开发者自由地实现各种数字电路，其中包括复杂的CPU以及其他高性能专用处理器，因此PLD也被称为万能芯片。在70年代早期，PLD规模小、结构简单，称为SimplePLD（PLA/PAL/GAL），后来80年代大规模化的PLD称为ComplexPLD(CPLD)。自从赛灵思（Xilinx）在80年代中期发明FPGA，FPGA就以卓越的优势作为PLD类芯片的代表性器件得到越来越广泛的应用。图2-3PLD表达方式图2-4查找表表达方式表2-1真值表表达方式f=AB+AC+BCABCf00000010010001111000101111011111我们从可重构逻辑要素层面可以看出FPGA与早期PLD相比，FPGA具备一定的优势。PLD在芯片上布置大量的基础逻辑门和可重编程的布线资源，再通过控制布线开关的闭合来实现逻辑电路。在PLD中，逻辑门是固定的，只有布线是可重编程的，可以通过布线开关的开闭来控制输出。而FPGA则是基于查找表来实现逻辑要素的，查找表电路不直接实现用户的逻辑，而是利用多选器，根据输入信号选择相应的存储单元的值，送到输出端口。在工作中将逻辑表达式转化为真值表，再将真值表加载到查找表电路的配置存储单元中即可完成输入部分。在查找表当中，布线是固定的，而逻辑是可重编程的。图中所示为M=AB+AC+BCPLD的可重构要素是力度最小的门级，因此连线冗余较多，这在实现大规模电路时就显得力不从心了。而基于早期PLD发展起来的FPGA的可重构逻辑要素是力度较大的逻辑簇级别，连线冗余较少，因此更适合构建大规模逻辑电路。虽然逻辑的实现方式不大相同，但是FPGA受PLD的影响也是显而易见的。由于FPGA当时在市场上被当作是PLD的同类产品，并且可以像PLD的门阵列一样方便使用，所以人们称之为现场可编程逻辑门阵列。几乎所有的数字芯片都是在VLSI（超大规模集成电路）基础上构建的，而应用逻辑最朴素最高效的实现方式就是直接固化为专用电路，可以用专用电路通过寄存器或者其他特定的软件支持，具有一定的弹性，但它们的功能都具有一定的针对性。例如，媒体解码器、网络处理器等。CPU的硬件逻辑是固定的，但可以通过强大的软件来实现用户所需的应用逻辑。基本上是利用大规模的存储器实现一种在时间维度复用处理单元的方法来实现的，但是这种复用方法却损失了处理单元的并行能力，并且对于性能也带来了损失。而另一种比较流行的处理器GPU，则是利用大量的处理单元来提高并行处理能力，但每个单元的逻辑自由度不如CPU，因此只能实现部分软件逻辑。PLD之外的器件都是在硬件无法更改的前提下设计的，因此不得不在有限的芯片面积上折中逻辑表达能力与处理能力。而FPGA可以允许我们通过编程的方式重新构建硬件，因此FPGA的长处是具备专用电路级别的性能和通用处理器自由度两种能力。因此FPGA是在工艺上的逻辑虚拟化层，这种虚拟化允许用户来决定电路逻辑。1.1.4FPGA的设计流程图2-5FPGA设计流程FPGA的设计流程包括：输入HDL代码、逻辑综合、工艺映射、逻辑打包、布局、布线、生成比特流、加载在FPGA上REF_Ref1723\r\h[14]。FPGA的设计流程和定制芯片的设计流程较为相似，都是以用户编写的HDL代码作为输入，通过逻辑综合工具翻译为门级网表。接下来是FPGA的特别之处，通过工艺映射工具将门级网表转化为查找表，之后利用逻辑打包工具将独立的查找表和触发器一起打包为逻辑块，而布局工具起到决定每个逻辑块在FPGA上的位置作用。再接下来通过布线工具决定逻辑块之间的连线通路后，一个电路的编译工作就大功告成了。最后再将所有的I/O、查找表、布线资源等配置信息以二进制比特流文件导出，再将比特流加载在FPGA上，这块FPGA就可以实现用户所设计的电路问题。1.2DS18B20的介绍1.1.1DS18B20的简介DS18B20就是一种常用数字温度传感器，它的主要作用就是用来测量温度，并将温度转化为数字信号并输出，由于具备体积小、成本低、精度高、抗干扰能力强，并且能够有各种各样不同的外观等等特点，DS18B20被更加广泛地应用于各种数字测量温度和控制温度等场合REF_Ref1775\r\h[15]。DS18B20的电压范围为3.0V~5.5V。当电源极性接反的时候即使DS18B20不能正常工作，芯片也并不会因发热坏掉，所以在使用DS18B20的时候可以用试触法进行判断电源极性是否接反，用手触摸芯片感受温度，若发热则说明电源极性接反了，需要重新接入电路。又由于其接口方式为单线接口方式，所以DS18B20在连接处理器时仅需要一条线就达到可以与处理器双向通讯，DS18B20具有多点组网功能特性，因此多个DS18B20也可以并联在一个电路中，从而实现组网多点测量温度的效果。每一个DS18B20都具有一个独特的序号，而且多个DS18B20可同时存在于一条总线上，为此此温度传感器可放置在不同地方，其用途也多种多样。因为其在使用时候不需要其他元件，所以在电路中使用DS18B20的时候就像连进电路一个三极管一样方便。DS18B20测量温度范围是-55℃~+125℃，精度为±0.5℃，适用于多种测量温度的场合。在DS18B20测量温度后，可以直接输出数字信号，同时传送给CPU“一线总线”串行和CRC校验码，这样就大大提高了数据抗干扰能力，保证了传送数据的正确性，所以DS18B20的应用范围极广。1.1.2DS18B20的结构图2-6DS18B20封装图2-7DS18B20内部结构DS18B20的外部封装如图所示，它的引脚定义为：DQ是数字信号输入/输出端，GND是电源地，而VDD是外部接入供电电源的输入端。未来保障DS18B20的安全，需在数字信号输入/输出端DQ接上5KΩ左右的上拉电阻。DS18B20内部结构主要包括四部分，它们分别是64位光刻ROM、温度传感器、非挥发的温度报警触发器TH和TL和配置寄存器。64位光刻ROM：前8位是DS18B20自身的代码，后面48位是连续的数字代码，最后8位是CRC校验码，用来对前面56位代码进行校验。DS18B20的存储器：高速暂存器RAM和可利用电擦除RAM。可利用电擦除RAM包括温度触发器TH和TL和一个配置寄存器。配置寄存器的作用是用来配置不同的位数，从而确定温度和数字信号之间的转化。表2-2温度寄存器BYTE0232221202-12-22-32-4MSbLSbBYTE1SSSSS262524由图表可以知道BYTE0和BYTE1是温度的决定位，因为DS18B20在出厂时就已经被配置为12位，所以由BYTE0和BYTE1就可以确定12位不同温度，其分辨率为0.0625℃。在读取温度时，总共读取16位，前5位是符号位，后11位是温度值。若前5位均为0，则此时的温度为正数，再将16进制数直接转换为10进制即可得到温度值；如果前5位均为1，则此时的温度为负数，此时需要将16进制数当作补码并且求出它的原码，即将16进制数取反后加1得到原码，再将求出来的原码转换成10进制即可得到温度值。例如图表所示为温度采集后转化的12位二进制数。表2-2温度采集后转化为进制数温度数据输出（二进制）数据输出（十六进制）+125℃000001111101000007D0h+10.125℃000000001010001000A2h+0.5℃00000000000010000008h0℃00000000000000000000h-0.5℃1111111111111000FFF8h-10.125℃1111111101011110FF5Eh-55℃1111110010010000FC90h1.1.3DS18B20的工作原理图2-8DS18B20工作原理DS18B20的命令分为两类：ROM功能命令和RAM功能命令。ROM功能命令是对64为ROM进行操作，包括33H、55H、CCH、FOH、ECH，其中33H是读ROM，55H是匹配ROM，CCH是跳过ROM，FOH是搜索ROM，ECH是报警搜索命令。如果只有一个DS18B20接入电路，那么就不需读取ROM及匹配ROM，只需跳过ROM即可进行下一步操作REF_Ref2010\r\h[16]。RAM共有九个字节的存储空间。BYTE0和BYTE1是最常用的，它们存储了温度，分别是温度数据低位（LSB）和温度数据高位（MSB）；BYTE2、BYTE3：高温触发值（TH）和低温触发值（TL）；BYTE4：配置寄存器；BYTE5、6、7：保留位；BYTE8：CRC校验位。如图表所示。表2-3高速缓存器BYTE0温度数据低位（LSB）BYTE1温度数据高位（MSB）BYTE2高温触发值（TH）BYTE3低温触发值（TL）BYTE4配置寄存器BYTE5保留BYTE6保留BYTE7保留BYTE8CRC校验位RAM命令是对高速缓存器的进行操作，包括44H、BEH、4EH、48H、B8H、B4H，其中44H：温度转换；BEH：读RAM；4EH：写暂存器；48H：复制RAM；B8H：重调E2PROM；B4H：读供电方式。1.3FPGA与DS18B20相结合的介绍在传统测量温度系统中，存在一些技术性误差问题，例如因为由多点温度测量切换从而产生的误差，以及由于放大电路导致零点漂移的误差，或者是由于引线产生补偿误差等。而这些问题就导致了在设计电路时，研究者对温度传感器的要求逐步提高，为了尽量消除系统在整体调试时温度传感器产生的误差问题，也为了提高该系统的拓展性能，我们采用了DALLAS公司开发制作的DS18B20温度传感器REF_Ref2066\r\h[17]。此DS18B20有两种供电模式，一种是外部供电，一种是寄生供电，两种供电方式无论哪种都可以使其正常工作。其测量温度的范围在-55℃~+125℃之间，精度是±0.5℃，并且温度传感器DS18B20将温度值转换为数字信号的速度极快，所以适用于多种多样测量温度的场合。多个DS18B20还可以接在同一条总线上共同工作，这也大大提高了系统的有效性和高效性，也降低了成本。而FPGA芯片的特点长处是具备专用电路级别的性能和通用处理器自由度两种能力，既能满足集成电路的要求，设计也能尽可能地满足设计者的自由。用户可以通过直接编写代码建构电子电路，并且由于FPGA内部包含有大量的逻辑块，可进行多种组合逻辑和时序逻辑，具备非常自由的灵活性。总之，根据这两者的优势，若是将二者结合起来，发挥其长处优势，便可以得到一个适用于多种场合的、灵活自由度较高的、高效的、成本低的温度检测系统设计。1.4VerilogHDL语言的介绍1.4.1VerilogHDL语言的简介VerilogHDL属于一种硬件描述语言。它可以通过将数字电路硬件结构用文本的形式描述出来，能够表示逻辑电路图、表达式以及数字逻辑系统所表示的逻辑功能。因为VerilogHDL语言可以描述数字逻辑，所以可以对数字系统建模，表示出从简单的门到不同复杂程度的电子数字系统，所以可以在多种层次级别的数字系统使用该语言，并且可以有层次地描述数字系统以及进行时序建模。VerilogHDL语言可以对语法结构进行模拟仿真，所以用VerilogHDL语言编写出来的模型可以用Verilog仿真器进行验证。由于当时C语言十分通用，所以VerilogHDL语言的编写中有许多C语言的操作符和结构，学起来比较容易上手。VerilogHDL语言也具备扩展建模的能力，虽然有些扩展建模的内容很难理解，但是其最基础的核心内容还是比较容易学习掌握和使用的。1.4.2VerilogHDL语言的主要能力VerilogHDL语言的定义数据类型有两种：线网数据类型和寄存器数据类型。线网数据类型的数据负责表示各个元器件之间的物理连线，而寄存器数据类型的数据负责表示抽象的数据存储器件。VerilogHDL中还有两种对过程的描述：always过程和initial过程。过程包括两种，一是包含时序的过程，一是只包含组合逻辑的过程。对于always过程来说，从关键词always开始，直到最后一句代码结束，再重新返回第一句代码并执行，可以多次执行此过程。如若没有接收到finish的系统任务，always过程将进行不间断循环执行。而对于initial过程来说，从关键字initial起始，过程只执行一次，一次后就结束执行。当需要描述复杂的硬件电路的时候，设计工程师总是会将复杂的功能转化为简单的功能，而模块就是每个简单功能的基本结构。VerilogHDL语言描述设计的最基本单元为模块（module）。在运用VerilogHDL语言描述复杂电子电路时，可以采用“自顶向下”的思路，把复杂的功能模块分解为低层次的一些模块，然后可以使用一个顶层模块，该顶层模块可以将整个所有模块连接起来。这种方法有效地对系统进行级别的划分和管理，大大提高了工作效率，也可以降低成本。1.5QuartusⅡ软件的介绍1.5.1QuartusⅡ软件的简介QuartusⅡ为Altera公司综合性CPLD（复杂可编程逻辑器件）/FPGA开发软件，内部包含综合起和仿真器，具备原理图、VHDL、VerilogHDL和AHDL等多种设计输入形式。研究人员们可以通过这一个软件完成从设计输入到硬件配置的PLD（可编程逻辑器件）设计流程。再者，QuartusⅡ软件可以与DSPBuilder工具以及Matlab/Simulink结合以达到实现数字信号处理系统的效果。QuartusⅡ给研究员们提供了一个很好的开发包环境，能够表现出数字逻辑设计的全部性质。QuartusⅡ软件还可以结合原理图、VerilogHDL等对电路进行布局布线等编辑，并生成原理图。QuartusⅡ具备电路仿真和时序仿真的功能，支持源文件的编辑，可以执行定时时序分析等工作，可以说是一种