CN113919268B 可编程逻辑器件布局优化方法、装置及相关设备 （深圳市紫光同创电子股份有限公司）

司道高新区社区高新南一道015号国微本发明公开了一种可编程逻辑器件布局优单元集合中选取时序性能差的所述设计单元作法为所述关键单元集合中的所述关键单元构建位置点集合中确定时序性能最优的候选位置点2从用户网表中获取不满足预设时序规定的设计单元，对所述设计单元按从排序后的所述设计单元集合中按照预设比例选取时序性能差的所述设计单元作为根据预设计算方法为所述关键单元集合中的所述关键单元构建候选位置点并生成候从所述候选位置点集合中确定时序性能最优的候选位置点进行循环所述从用户网表中获取不满足预设时序规定的设计单元至所述从所述候选位置其中，所述根据预设计算方法为所述关键单元集合中的所j表示第j个关键单元的权重。3y表示y轴方向上的控制标量，yd表示所述输入单元或所述输出单元的y轴坐c表示表示所述关键单元的y轴坐标；j表示所述输入单元和所述输出单元的未加权x轴平均坐标,x'j表示所述输入单j表示所述输入单元和所述输出单元的未加权y轴平均坐标,y'j表示所述输入单筛选出所述候选位置点的时序小于预设第二时序阈值的所述输入单元和所述输出单根据所述边界单元集合中的所述输入单元和所述输出单元的加权平均坐标构建边界位置点集合中确定时序性能最优的候选位置点循环过程中将每次确定的所述候选位置点进行布局后得到的用户网表保存到用户网循环结束之后在所述用户网表集合中获取时序性能最优的用户网表作为全局布局的设计单元归类模块，用于从用户网表中获取不满足预设时序规定设计单元按照时序性能进行降序或升序排列后进行归类以生成设关键单元归类模块，用于从排序后的所述设计单元集合中按照预设候选位置点计算模块，用于根据预设计算方法为所述关键单元集合最优候选位置点布局模块，用于从所述候选位置点集合中确循环模块，用于循环所述从用户网表中获取不满足预设时序47.一种计算机设备，包括存储器、处理器8.一种计算机可读存储介质，所述计算机可读存储介质5[0001]本发明涉及可编程逻辑器件(ProgrammableLogicDevice)技术领域，尤其涉及[0002]在可编程逻辑器件中的FPGA芯片的EDA(ElectronicDesignAutomation)工具[0007]从排序后的所述设计单元集合中按照预设比例选取时序性能差的所述设计单元[0008]根据预设计算方法为所述关键单元集合中的所述关键单元构建候选位置点并生[0010]循环所述从用户网表中获取不满足预设时序规定的设计单元至所述从所述候选所述设计单元按照时序性能进行降序或升序排列后进行归类以生成设计6算机程序被处理器执行时实现上述可编程逻辑器件布7所述设计单元按照时序性能进行降序或升序排列后进行归类以生成设计述设计单元的数量达到所述需要取出的所述设计[0035]获取与所述关键单元连接且到所述关键单元的时序小于预设第一时序值的输入8c表示表示所述关键单元的y轴坐标；[0058]进一步地，所述根据所述输入单元和所述输出单元的加[0059]筛选出所述候选位置点的时序小于预设第二时序阈值的所述输入单元和所述输[0060]根据所述边界单元集合中的所述输入单元和所述输出单元的加权平均坐标构建207是根据所述边界单元集合中的所述输入单元和所述输出单元的加权平均坐标构建边界[0066]将确定的所述时序性能最优的候选位置点进行布局后得到的用户网表保存到用9么当前轮次循环调整后的所述用户网表将被放入到所述用户网表集合并且作为下一轮循中和全局布局过程结束后各执行一次，通过将用户网表中时序性能较差的设计单元归类，然后通过预设的计算方法得到与所述设计单元相连的输入单元和输出单元的加权平均坐标，并筛选所述输入单元和所述输出单元后构建边界框确定中心点为预调整的候选位置芯片设计的全局布局流程中使用了本实施例的可编程逻辑器件布局优化方法得到的布局的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限对所述设计单元按照时序性能进行降序或升序排列后进行归类以生成设[0076]关键单元归类模块302，用于从所述设计单元集合中按照预设比例选取时序性能[0077]候选位置点计算模块303，用于根据预设计算方法为所述关键单元集合中的所述[0078]最优候选位置点布局模块304，用于从所述候选位置点集合中确定时序性能最优[0079]循环模块305，用于循环所述从用户网表中获取不满足预设时序规定的设计单元所述权重和所述未加权平均坐标计算所述输入单元和输出单元的加c表示表示所述关键单元的y轴坐标；[0112]关于可编程逻辑器件布局优化装置的具体限定可以参见上文中对于可编程逻辑辑器件布局优化方法的步骤，例如图1所示的步骤S101至步骤S105及该方法的其它扩展和他通用处理器、数字信号处理器(DigitalSignalProcessor，DSP)、专用集成电路(ApplicationSpecificIntegratedCircuit，ASIC)、现成可编程门阵列(Field-分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器[0115]所述存储器可用于存储所述计算机程序和/或模块，所述处理器通过运行或执行机程序被处理器执行时实现上述实施例中可编程逻辑器件布局优化方法的步骤，例如图1处理器执行时实现上述实施例中可编程逻辑器件布局优化装置的各模块/单元的功能，例包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM型SDRAM(ESDRAM)、同