CN113948139B 存储器装置及其操作方法 （爱思开海力士有限公司）

US2012170373A1,2012.US2012081957A1,2012.US2015348633A1,2015.公开涉及一种包括多个存储器单元的存储器装被配置为执行将数据存储在所述多个存储器单元中的编程操作，该编程操作包括多个编程循接到所述多个存储器单元的所选字线的操作以及施加分别与所述多个存储器单元的目标编程状态对应的多个验证电压当中的至少一个验证编程操作期间所述至少一个验证电压根据所述2程循环中的每个编程循环包括将编程电压和多个验证电压当中的至少一个验证电压依次控制逻辑，该控制逻辑被配置为基于所述多个编程循环当中2.根据权利要求1所述的存储器装置，其中，所述控制逻辑被配置为控制所述外围电在作为所述所选编程循环的第N编程循环期间，向所述所选字线依次施加所述编程电在所述多个编程循环当中的第(N+1)编程循环期间，向所述所选字线依次施加所述编有比所述所选验证电压的所述电平更高的电平的所述验7.根据权利要求5所述的存储器装置，其中，随着9.根据权利要求5所述的存储器装置，其中，在所述第(程循环包括将编程电压施加到所述多条字线当中的所选字线的操作以及施加多个验证电基于所述多个编程循环当中的所选编程循环中包括的验证操作的至少两个验证电压3控制所述外围电路使用具有增大的电平的所述所选验证电压来在所述多个编程循环当中的第N编程循环中所包括的验证操作期间，将所述至少两个在第(N+1)编程循环中所包括的验证操作期间，将包括电平增大了阶跃电压的电平的所述所选验证电压的第(N+1)循环验证电压施加到具有比所述所选验证电压的所述电平更高的电平的所述验证计数器，该计数器被配置为对所述多个验证电压中的每阶跃电压存储部，该阶跃电压存储部被配置为存储与所述计数据所述阶跃电压存储部中存储的所述电平信息以及所述计数器的所述值确定所述阶跃电14.一种操作存储器装置的方法，该存储器装置执行将数据存储在多个存储器单元中在所述验证操作中将分别从在先前编程循环的验证操作中施加的多个验证电压增加其中，所述阶跃电压中的每个阶跃电压基于所述验证操作的有比与所述阶跃电压中的所述每个阶跃电压对应的所选验证电压的电平更高的电平的验所述更高的电平的所述验证电压的所述数量和偏移外围电路，该外围电路被配置为执行将数据存储在所述多个存储器单元中的编程操所述多个存储器单元的所选字线的操作以及施加分别与所述多个存储器单元的目标编程基于所述多个编程循环当中的所选编程循环中包括的验证操作的至少两个验证电压4控制所述外围电路使用具有增大的电平的所述所选验证电压来其中，所述至少两个验证电压包括至少一个具有负电平的验证5[0003]易失性存储器装置是当供电时存储数据并且当电源被切断时丢失所存储的数据[0005]本公开的实施方式涉及一种通过改进阈值电压分布而具有高可靠性的存储器装置为执行将数据存储在所述多个存储器单元中的编程操作，该编程操作包括多个编程循作以及施加分别与所述多个存储器单元的目标编程状态对应的多个验证电压当中的至少间所述至少一个验证电压根据所述多个编程循环中的编程循分别与所述多个存储器单元的目标编程状态对应的多个验证电压当中的一些验证电压的编程状态的数量来确定所述一些验证电压的电压电平并且使用所确定的一些验证电压来6先前编程循环的验证操作中施加的验证电压的电压电平来确置为执行将数据存储在所述多个存储器单元中的编程操作，该编程操作包括多个编程循作以及施加分别与所述多个存储器单元的目标编程状态对应的多个验证电压当中的至少[0013]图4是示出在编程操作期间图3的存储器单元阵列中所包括的第一位线BL1至第m[0020]图11是示出根据实施方式的图1的存储器装置的编程循环中所包括的编程电压施[0021]图12是示出根据实施方式的图2的存储器装置的编程循环中所包括的编程电压施[0022]图13是示出根据实施方式的在编程验证操作期间生成改变的验证电压的操作的[0027]图18是示出应用了根据本公开的实施方式的存储装置的固态驱动器(SSD)系统的[0029]本公开的优点和特征以及实现这些优点和特征的方法将通过下面与附图一起详7[0032]根据作为与主机400的通信方法的主机接口，存储装置50可被制造成各种类型的字卡、通用串行总线(USB)存储装置、通用闪存(UFS)装置、个人计算机存储卡国际协会(PCMCIA)卡型存储装置、外围组件互连(PCI)卡型存储装置、高速PCI(PCI-E)卡型存储装[0035]各个存储器单元可被配置成存储一个数据比特的单级单元(SLC)、存储两个数据磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移矩随机存取存储器[0038]存储器装置100被配置为从存储控制器200接收命令和地址并访问存储器单元阵是闪存装置时，存储控制器200可操作诸如闪存转换层(FTL)的固件以用于控制主机400与8转换为指示包括在存储器装置100中的数据要存储在其中的存储器单元的地址的物理块地[0042]存储控制器200可控制存储器装置100响应于来自主机400的请求执行编程操作、[0045]主机400可使用诸如通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI[0047]参照图2，存储器装置100可包括存储器单元阵列110、外围电路120和控制逻辑[0048]存储器单元阵列110包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过行线RL连接到地址解码器121。多个存储块BLK1至BLKz通过位线BL1至BLm连接到读写电路存储器单元阵列110中的多个存储块BLK1至BLKz中的每一个可包括多个虚设单元。至少一个虚设单元可串联连接在漏极选择晶体管与存储器单元之间以及源极选择晶体管与存储[0049]存储器装置100的各个存储器单元可被配置成存储一个数据比特的单级单元[0052]地址解码器121通过行线RL连接到存储器单元阵列110。行线RL可包括漏极选择9[0053]地址解码器121被配置为响应于控制逻辑130的控制而操作。地址解码器121从控所解码的块地址在存储块BLK1至BLKz当中选择至少一个存储块。地址解码器121被配置为将所接收的地址ADDR的行地址解码。地址解码器121可根据解码的行地址来选择所选存储块的字线当中的至少一条字线。地址解码器121可将从电压发生器122供应的操作电压Vop[0055]在编程操作期间，地址解码器121可将编程电压施加到所选字线并将电平小于编电压施加到所选字线并将电平大于验证电压的电平的验证通过电[0056]在读操作期间，地址解码器121可将读电压施加到所选字线并将电平大于读电压[0058]根据本公开的实施方式，地址解码器121可被配置为将传送的地址ADDR的列地址[0059]电压发生器122被配置为使用供应给存储器装置100的外部电源电压来生成多个发生器122生成的内部电源电压用作存储器装[0061]作为实施方式，电压发生器122可使用外部电源电压或内部电源电压来生成多个电压的多个泵浦电容器并且响应于控制逻辑130而选择性地启用多个泵浦电容器以生成多缓冲器PBm分别通过第一位线BL1至第m位线BLm连接到存储器单元阵列110。第一页缓冲器PB1至第m页缓冲器PBm响应于控制逻辑13[0065]第一页缓冲器PB1至第m页缓冲器PBm与数据输入/输出电路124通信数据DATA。在编程时，第一页缓冲器PB1至第m页缓冲器PBm通过数据输入/输出电路124和数据线DL接收数据DATA)传送至所选存储器单元。根据所传送的数据DATA对所选页的存储器单元进行编选存储器单元读取存储在存储器单元中的数据DA[0067]在读操作期间，读写电路123可通过位线BL从所选页的存储器单元读取数据DATA并将所读取的数据DATA存储在第一页缓冲器PB1至第m页缓[0069]数据输入/输出电路124通过数据线DL连接到第一页缓冲器PB1至第m页缓冲器[0070]数据输入/输出电路124可包括接收输入数据DATA的多个输入/输出缓冲器(未示出)。在编程操作期间，数据输入/输出电路124从外部控制器(未示出)接收要存储的数据DATA。在读操作期间，数据输入/输出电路124将从包括在读写电路123中的第一页缓冲器PB1至第m页缓冲器PBm传送的数据DATA流生成的基准电压进行比较以向控制逻辑130输出通过信号控制逻辑130可被配置为控制存储器装置100的所有操作。控制逻辑130可响应于从外部装[0073]控制逻辑130可响应于命令CMD和地址ADDR而生成各种信号以控制外围电路120。路控制信号PBSIGNALS和许可比特VRYBIT。控制逻辑130可向电压发生器122输出操作信号路125输出许可比特VRYBIT。另外，控制逻辑130可响应于由感测电路125输出的通过信号PASS或失败信号FAIL来确定验证操[0075]在实施方式中，电压电平存储部131可存储关于在对所选存储器单元的编程验证为实施方式，存储在电压电平存储部131中的验证电压电平可根据在编程操作中所包括的部131接收的编程验证电压的电平的信息Vfy_inf对多个存储器单元执行编程操作和编程行而对与多个存储器单元的目标编程状态对应的验证电压被施加到所选字线的次数进行对包括在对所选存储器单元的编程操作中的各个编程循环将不同验证电压施加到所选字132可控制外围电路120随着编程循环进行而增加并施加与各个存储器单元的目标编程状程验证操作期间关于与目标编程状态对应的验证电压中的一些，编程操作控制器132可控制外围电路120以使得所选存储器单元施加负电压的验证电压和正电压的验[0084]参照图3，第一存储块BLK1至第z存储块BLKz共同连接到第一位线BL1至第m位线BLK2至BLKz中的每一个与第一存储块BL[0086]第一单元串CS1_1至第m单元串CS1_m中的每一个中所包括的漏极选择晶体管DST串CS1_m中的每一个中所包括的第一存储器单元MC1至第N存储器单元MCN的栅极端子连接CS1_m中的每一个中所包括的源极选择晶体管SST的栅极端子连接到源极选[0087]为了描述方便，基于多个单元串CS1_1至CS1_m当中的第一单元串CS1_1来描述单[0088]包括在第一单元串CS1_1中的漏极选择晶体管DST的漏极端子连接到第一位线BL1。包括在第一单元串CS1_1中的漏极选择晶体管DST的源极端子连接到包括在第一单元可共同连接到第一存储块BLK1至第z存储[0090]图4是示出在编程操作期间图3的存储器单元阵列中所包括的第一位线BL1至第m[0091]图4的第一曲线图401示出根据相邻位线的单元电流的目标位线的Itrip的大小。图4的第二曲线图403示出根据相邻位线的单元电流的与目标位线中所包括的存储器单元流可减小。随着相邻位线BLm-2和BLm的单元电流减小，目标位线BLm-1的单元电流也可减[0096]多个编程循环中的每一个可包括编程电压施加步骤PGM_1至PGM_n中的一个以及[0100]通过电压可被施加到未选字线(除了所选字线之外的剩余[0101]接地电压可作为编程允许电压被施加到与要编程的存储器单元连接的所选位编程禁止电压可被施加到未选位线(与除了要编程的存储器单元之外的存储器单元连接的[0104]在验证步骤中，可执行对第一至第m状态当中的至少一个目标编程状态的状态验然数)状态的存储器单元通过与第k状态对应的验证电压被读取为截止单元时，对第k状态标状态为第二编程状态的存储器单元，并且可通过第三验证电压PV3来验证目标状态为第三编程状态的存储器单元。以相同的方式，可通过与目标编程状态对应的验证电压PV1至连接的位线。比第一编程电压Vpgm1高阶跃电压Vstep_pgm的第二编程电压Vpgm2被施加到第七验证电压PV7来验证各个编程状态被设定为目标压PV1以验证存储器单元的编程状态。在第三编程循环Loop_3和第四编程循环Loop_4中所单元的所有编程验证操作是否通过来确定编程操作是否完成。当所有编程验证操作通过个编程循环中所包括的各个编程验证操作期间，可基于存储在参照图2描述的电压电平存验证电压与通过将基准偏移值与各个验证电压所对应的计数值相乘而获得的值相加而获应的默认验证电压的大小可预先在电压电平存储部13值可对应于在一个编程循环中所包括的验证操作中施加到所选字线的各个验证电压。另选字线的目标编程状态对应的验证电压的大小可通过第一验证电压PV1来验证目标编程状态为第一编程状态的存储器单元。第一验证电压PV1的大小可为-1V。在第一编程循环Loop_1中施加到所选字线的第一验证电压PV1是首标编程状态为第一编程状态的存储器单元的默认验证电压可以是第一编程循环Loop_1的可通过第二验证电压PV2来验证目标编程状态为第二编程状态的存储器单元。第二验证电状态为第二编程状态的存储器单元的默认验证电压可以是第二编程循环Loop_2的第二验[0122]在第二编程循环Loop_2的第二验证电压PV2被施加到所选字线之后，可施加用于验证目标编程状态为第一编程状态的存储器单元的第二编程循环Loop_2的第一验证电压PV1(默认验证电压)与通过将第一验证电压PV1所对应的计数值与20mV的偏移相乘而获得电压PV1的大小是通过将默认验证电压-1V与通过将计数值1与偏移20mV相乘而获得的值相施加第二编程循环Loop_2的第二编程电可基于存储在参照图2描述的电压电平存储部131中的[0127]根据本公开的实施方式，当执行第一编程循环Loop_1时，在施加第一编程电压Loop_2中将比第一编程电压Vpgm_1高阶跃电压Vstep_pgm的第二编程电压Vpgm_2施加到所[0128]可在第三编程循环Loop_3中将比第二编程电压Vpgm_2高阶跃电压Vstep_pgm的第第一编程状态对应的增加的第一验证电压PV1b以及与第二编程状态对应的第二验证电压比在第一编程循环Loop_1和第二编程循环Loop_2中施加的第一验证电压PV1a高阶跃电压[0129]可在第四编程循环Loop_4中将比第三编程电压Vpgm_3高阶跃电压Vstep_pgm的第第一编程状态对应的增加的第一验证电压PV1b以及与第二编程状态对应的第二验证电压[0130]可在第五编程循环Loop5中将比第四编程电压Vpgm_4高阶跃电压Vstep_Pgm的第程状态对应的第一验证电压PV1c以及与第二编程状态对应的第二验证电压PV2b可被施加在第五编程循环Loop_5中施加的第一验证电压PV1c的大小可比在第三编程循环Loop_3和证电压PV1c被施加到所选字线之后施加的第二验证电压PV2b的大小可比在第三编程循环压Vstep1_vfy的大小可根据存储在电压电平存储部131中的电压电平信息而根据存储在电压电平存储部131中的电压电平信到所选字线的验证电压的大小和类型可基于存储在参照图2描述的电压电平存储部131中[0135]根据本公开的实施方式，可执行与参照图7描述的第一编程循环Loop_1至第二编程循环Loop_2相同的第一编程循环Loop_1至第二编程循环Lo[0136]可在第三编程循环Loop_3中将比第二编程电压Vpgm_2高阶跃电压Vstep_pgm的第第一编程状态对应的增加的第一验证电压PV1b以及与第二编程状态对应的第二验证电压跃电压Vstep2_vfy1的大小可根据存储在参照图2描述的电压电平存储部131中的电压电平[0137]可在第四编程循环Loop_4中将比第三编程电压Vpgm_3高阶跃电压Vstep_pgm的第[0138]可在第五编程循环Loop5中将比第四编程电压Vpgm_4高阶跃电压Vstep_Pgm的第程状态对应的第一验证电压PV1c的大小可比在第三编程循环Loop_3和第四编程循环Loop_4中施加的第一验证电压PV1b高第二阶跃电压Vstep2_vfy2。此时，第二阶跃电压Vstep2_线之后施加的第二验证电压PV2b的大小可比在第三编程循环Loop_3和第四编程循环Loop_4中施加的第二验证电压PV2a高阶跃电压Vste[0139]阶跃电压Vstep2_vfy1和Vstep2_vfy2的大小可根据存储在电压电平存储部131中随着与存储器单元的目标编程状态对应的阈值电压更高，阶跃电压可具有更高的电压电个编程验证操作期间，施加到所选字线的验证电压的大小和类型可基于存储在参照图2描的一些验证电压可与在先前执行的编程循环中所包括的验证操作期间施加到所选字线的[0145]例如，参照图9，在多个编程循环Loop_1至Loop_n当中，示出第(L-1)编程循环[0146]可在第(L-1)编程循环Loop_L-1中将第(L-1)编程电压VpgmL-1施加到所选字线。[0147]可在第(L-1)编程循环Loop_L-1之后执行的第L编程循环Loop_L中将第L编程电压分别与多个编程状态对应的一些验证电压可与在第(L-1)编程循环中所包括的验证操作期可与在第(L-1)编程验证操作期间施加的第三验证电压PV3’相同。另外，在第L编程循环括的验证操作中要验证的存储器单元的目标编程状态的数量对应的验证电压的数量可增中要施加到所选字线的验证电压的大小以及阶跃电压Vstep3_vfy的大小可根据存储在电[0152]参照图10，示出了根据参照图5描述的盲编程方法在多个编程循环中所包括的编各个编程验证操作期间，施加到所选字线的验证电压的大小和类型可基于存储在参照图2[0153]根据本公开的实施方式，当执行第一编程循环Loop_1时，在施加第一编程电压储器单元。在第二编程循环Loop_2中将比第一编程电压Vpgm_1高阶跃电压Vstep_pgm的第[0154]可在第三编程循环Loop_3中将比第二编程电压Vpgm_2高阶跃电压Vstep_pgm的第第一编程状态对应的增加的第一验证电压PV1b以及与第二编程状态对应的第二验证电压循环Loop_3中施加的第一验证电压PV1b可比在第一编程循环Loop_1和第二编程循环Loop_2中施加的第一验证电压PV1a高阶跃电压Vstep4_vfy。阶跃电压Vstep4_vfy的大小可根据存储在电压电平存储部131中的电压电平信[0155]可在第四编程循环Loop_4中将比第三编程电压Vpgm_3高阶跃电压Vstep_pgm的第第一编程状态对应的增加的第一验证电压PV1b以及与第二编程状态对应的第二验证电压[0156]可在第五编程循环Loop5中将比第四编程电压Vpgm_4高阶跃电压Vstep_Pgm的第第五编程循环Loop_5中施加的与第一编程状态对应的第一验证电压PV1c的大小可比在第三编程循环Loop_3和第四编程循环Loop_4中施加的第一验证电压PV1b高阶跃电压Vstep4_小可比在第三编程循环Loop_3和第四编程循环Loop_4中施加的第二验证电压PV2a高阶跃的大小可根据存储在参照图2描述的电压电平存储部131中的电压[0158]可在第六编程循环Loop_6中将比第五编程电压Vpgm_5高阶跃电压Vstep_pgm的第加的第一验证电压PV1c、第二验证电压PV2b以及与第三编程状态对应的第三验证电压储在电压电平存储部131中的电压电平信应的验证电压与先前执行的编程循环中的验证电压相比可改变了不同的阶跃电压Vstep4_[0163]图11是示出根据实施方式的图1的存储器装置的编程循环中所包括的编程电压施[0165]在步骤S1103中，存储器装置可将与多个存储器单元当中的所选存储器单元的目小可根据参照图2描述的电压电平存储部13[0166]图12是示出根据实施方式的图2的存储器装置的编程循环中所包括的编程电压施在图2的存储器装置中的控制逻辑130可检查与在编程循环中的验证操作期间施加到所选可控制包括在图2的存储器装置中的电压发生器122根据在步骤S1203中检查的目标编程状[0169]在步骤S1207中，控制逻辑130可控制参照图2描述的地址解码器121将在步骤成的基准电压进行比较来向控制逻辑130输出通[0171]图13是示出根据实施方式的在编程验证操作期间生成改变的验证电压的操作的制逻辑130的信号，参照图2描述的电压发生器122可针对各个编程循环根据预定基准生成[0173]在步骤S1301中，参照图2描述的控制逻辑130可将初始设定值设定为PV1和计数[0176]在步骤S1305中，当施加与具有不同目标编程状态的存储器单元对应的验证电压骤S1307之后，由于方法处于同一编程循环中，所以该方法可从步骤S1305进行到步骤[0181]参照图14，根据计数值指示偏移的大小的表可被存储在参照图2描述的电压电平个存储器单元的目标编程状态当中的比对应验证电压所对应的目标编程状态高的编程状[0187]参照图16，存储控制器1000可包括处理器1010、存储器缓冲器1020、纠错电路的逻辑块地址(LBA)转换为物理块地址(PBA)。FTL可使用映射表来接收LBA并将LBA转换为储器装置并被编程到存储器单元阵列。数据来执行纠错编码(ECC编码)。纠错编码的数据可通过存储器接口1060被传送至存储器装置。ECC1030可通过存储器接口1060对从存储器装置接收的数据执行纠错解码(ECC解储器模块(DIMM)、寄存DIMM(RDIMM)和负载减少DIMM(LRDIMM)的各种通信方法中的至少一制器2100被配置为驱动用于控制存储器装置2200的固件。存储控制器2100可与参照图1描级技术附件(ATA)、串行ATA、并行ATA、小型计算机[0207]存储控制器2100和存储器装置2200可被集成到一个半导体装置中以配置存储卡。例如，存储控制器2100和存储器装置2200可被集成到一个半导体装置中以配置诸如PC卡[0208]图18是示出应用根据本公开的实施方式的存储装置的固态驱动器(SSD)系统的框[0210]根据本公开的实施方式，SSD控制器3210可执行参照图1描述的存储