微机主存储器

微机主存储器第1页，共42页。5.1.1存储器的分类半导体存储器的分类按存储器的读写功能分类读写存储器RWM只读存储器ROM；按数据存储单元的寻址方式分类随机存取存储器RAM顺序存取存储器SAM直接存取存储器DAM按半导体器件原理分类双极性TTL器件存储器：单极性MOS器件存储器：按存储原理分类随机存取存储器RAM

：易失性只读存储器ROM：非易失性按数据传送方式分类并行存储器PM串行存储器SM5.1半导体存储器的分类及特点外存储器第2页，共42页。5.1.1存储器的分类从应用角度分：（Memory）半导体存储器随机存取存储器（RAM）只读存储器（ROM）

双极型RAM常用于Cache

MOS型RAM常用于内存条掩膜ROM可编程ROM（PROM）紫外线可擦除的PROM（EPROM）电可擦除的PROM（EEPROM）快擦写存储器（FlashMemory）静态SRAM动态DRAMNV-RAMTTL型ECL型I2L型5.1半导体存储器的分类及特点第3页，共42页。5.1.2存储器的分类特点5.1.2存储器的分类特点RAM特点掉电丢失信息可读，可写常用于存放数据、中间结果、用户程序等。双极型与MOS型双极型：优点：存取速度快，多用于高速缓存(Cache)；缺点：功耗大，集成度较低，相对成本高MOS型：优点：制造工艺简单，集成度高，功耗低，相对价格便宜；缺点：存取速度较慢，多用于计算机内存ROM特点掉电不丢失程序执行时只能读不能写掩膜ROM不可改写。可编程PROM、EPROM、E2PROM及FLASH在一定条件下可改写。常用于存放固定程序或不易变的数据，如系统监控程序。5.1半导体存储器的分类及特点第4页，共42页。静态RAM存储单元（六管静态存储电路）(P218图5-3）其中t1、t2为控制管，t3、t4为负载管。这个电路具有两个相对的稳态状态，若tl管截止则A＝“l”(高电平)，它使t2管开启，于是B＝“0”(低电平)，而B＝“0”又进一步保证了t1管的截止。所以，这种状态在没有外触发的条件下是稳定不变的。同样，t1管导通即A＝“0”(低电平)，t2管截止即A＝“1”(高电平)的状态也是稳定的。因此，可以用这个电路的两个相对稳定的状态来分别表示逻辑“1”和逻辑“0”。

第5页，共42页。当X译码输出线为高电平时，T5、T6管导通，A、B端就分别与位线d0及相连；若相应的y译码输出也是高电平，则T7、T8管(它们是一列公用的，不属于某一个存储单元)也是导通的，于是d0及

(这是存储单元内部的位线)就与输入/输出电路的i/o线及线相通。

写入操作：写入信号自i/o线及线输入，如要写入“1”，则i/o线为高电平而线为低电平，它们通过t7、t8管和T5、T6管分别与A端和B端相连，使A=“1”，B=“0”，即强迫T2管导通，Tl管截止，相当于把输入电荷存储于Tl和T2管的栅级。当输入信号及地址选择信号消失之后，T5、T6、T7Tt8都截止。由于存储单元有电源及负载管，可以不断地向栅极补充电荷，依靠两个反相器的交叉控制，只要不掉电，就能保持写入的信息“1”，而不用再生(刷新)。若要写入“0”，则线为低电乎而i/o线为高电平，使Tl管导通，T2管截止即A=“0”，B=“1”。

第6页，共42页。单管动态存储电路由一个MOS管T1和一个电容C构成。写入时，字选择线（地址选择线）为高电平，T1管导通，写入的信息通过位线（数据线）存入电容C中（写入1对电容充电，写入0对电容放电）；读出时，字选择线也为高电平，存储在电容C上的电荷通过T1输出到位线上。根据位线上有无电流可知存储的信息是1还是0。字选择线的信号由片内地址译得。动态随机存取存储器的基本单元电路可以采用4管电路或单管电路。由于单管电路元件数量少，芯片集成度高，所以被普遍使用。第7页，共42页。5.1.3半导体存储器的性能指标5.1.2半导体存储器的性能指标容量：指一个存储器芯片能存储的二进制信息。

存储器芯片容量=存储单元数×每单元的数据位数例：62648KB=8K×8bit61162KB=2K×8bit

1字节=8bit；1KB=210字节=1024字节；1MB=210KB=1024KB；

1GB=210MB=1024MB；1TB=210GB=1024GB。2.最大存取时间：

访问一次存储器（对指定单元写入或读出）所需要的时间，这个时间的上限值即最大存取时间，一般为十几ns到几百ns。从CPU给出有效的存储器地址到存储器输出有效数据所需要的时间5.1半导体存储器的分类及特点第8页，共42页。5.1.2半导体存储器的性能指标5.1.3半导体存储器的性能指标3.功耗：

存储器单元的功耗μW/单元；存储器芯片功耗mW/芯片使用功耗低的存贮器芯片构成存贮系统，不仅可以减少对电源容量的要求，降低系统温度，而且还可以提高存贮系统的可靠性。4.其他指标：

工作电源：TTL型为+5V；MOS型为+3~+18V

可靠性：通常用平均故障间隔时间来衡量。集成度,

价格等。5.1半导体存储器的分类及特点第9页，共42页。5.1.4半导体存储器的基本构成5.1.4半导体存储器的基本构成五个基本组成部分：存储体，地址寄存器、地址译码器，数据缓冲器，控制电路地址寄存器存储单元矩阵N×M数据缓冲器控制电路控制信号CPU地址信号数据总线1N地址译码器5.1半导体存储器的分类及特点2026/7/210第10页，共42页。5.1.4半导体存储器的基本构成5.1.4半导体存储器的基本构成存储体基本存储单元：内部具有两个稳定的且相互对立的状态存储单元地址译码单译码，如P222图5-8全部地址线由一个译码器完成译码，一个存储单元对应一根译码输出线双译码：如P218图5-2行译码器(又叫X译码器)和列译码器(又叫Y译码器)行列选择线交叉处即为所选中的内存单元，特点：译码输出线较少。5.1半导体存储器的分类及特点单译码双译码2026/7/211第11页，共42页。5.1.4半导体存储器的基本构成单译码存储器结构存储单元矩阵N×MX译码器X地址寄存器输入/输出缓冲器控制电路输出读/写选片M位M位M位5.1半导体存储器的分类及特点第12页，共42页。5.1.4半导体存储器的基本构成双译码存储器结构存储单元矩阵4096×MX译码器X地址寄存器输入/输出缓冲器Y译码器Y地址寄存器控制电路输出读/写选片M位M位M位行选择线列选择线5.1半导体存储器的分类及特点第13页，共42页。5.2随机存取存储器RAM5.2.1静态存储器SRAM每个基本存储单元由6各MOS管组成，集成度不高不需要刷新电路6264SRAM28脚DIP封装：A0～A12为13条地址信号线D0～D7为8条双向数据线。、CE2为两条片选信号的引线。为输出允许信号。是写允许信号。5.2随机存取存储器RAMCE1OEWEVcc2026/7/214第14页，共42页。5.2.1静态存储器SRAM6264SRAM控制逻辑Din

写

×

010Dout

读0110

高阻

输出禁止111

0

高阻

低功耗××0×

高阻

低功耗×××1I/O信号

工作方式

OEWECE2

CE15.2随机存取存储器RAM2026/7/215第15页，共42页。5.2.1静态存储器SRAM6264SRAM与CPU的连接8086CPUWRRD8位DBAB0-12其余AB译码6264WEOECE2

CE1Vcc5.2随机存取存储器RAM2026/7/216第16页，共42页。5.2随机存取存储器RAM5.2.2动态存储器DRAM每个基本存储单元由一个MOS管和一个电容组成，集成度高，功耗低需要外加刷新逻辑电路5.2随机存取存储器RAM第17页，共42页。5.2.2动态存储器DRAM6164DRAM（1）外部结构16引脚封装•A0~A7：地址信号的输入引脚，用来分时接收CPU送来的8位行、列地址；

•：行地址选通信号输入引脚，低电平有效，兼作芯片选择信号。当为低电平时，表明芯片当前接收的是行地址；•：列地址选通信号输入引脚，低电平有效，表明当前正在接收的是列地址(此时应保持为低电平)；•：写允许控制信号输入引脚，当其为低电平时，执行写操作；否则，执行读操作。•DIN：数据输入引脚；•DOUT：数据输出引脚；•VDD：+5V电源引脚；•GND：地；•N/C：未用引脚。GND5.2随机存取存储器RAMRASCASWE第18页，共42页。5.2.2动态存储器DRAM6164DRAM

（2）内部结构•存储体：64K×1，分成4个128×128存储矩阵；•地址锁存器：

6164DRAM采用双译码方式，其16位地址信息要分两次送入芯片内部，在芯片内部有一个能保存8位地址信息的地址锁存器；•数据输入缓冲器：用以暂存输入的数据；•数据输出缓冲器：用以暂存要输出的数据；•¼I/O门电路：由行、列地址信号的最高位控制，译码后能从相应的4个存储矩阵中选择一个进行输入／输出操作；5.2随机存取存储器RAM第19页，共42页。5.2.2动态存储器DRAM动态存储器DRAM6164DRAM（2）内部结构•行、列时钟缓冲器：用以协调行、列地址的选通信号；•写允许时钟缓冲器：用以控制芯片的数据传送方向；•

128读出放大器：与4个128×128存储阵列相对应，接收由行地址选通的4×128个存储单元的信息，经放大后，再写回原存储单元，是实现刷新操作的重要部分；•1/128行、列译码器：分别用来接收7位的行、列地址，经译码后，从128×128个存储单元中选择一个确定的存储单元，以便对其进行读/写操作。

5.2随机存取存储器RAM第20页，共42页。5.3只读存储器ROM固定掩膜编程ROM制造时以掩膜确定固定信息可编程PROM出厂时全为0，用户编程，熔丝熔断为1，否则为0可擦除可编程EPROM可擦除信息，进行重新编程紫外光擦除可编程EPROM电擦除可编程EEPROM5.3只读存储器ROM第21页，共42页。5.3.1紫外光擦除可编程2732EPROM紫外光擦除可编程2732EPROMA1A2A3A4A5A6A7O1O2O0A0GNDVCCA8A9A11OE/VPPA10CEO7O6O5O4O3123456789101112131415161718192021222324VCCGNDVPPCE输出允许片选

和编程逻辑译码yx译码输出缓冲.........

选通y32KBit存储矩阵地址输入~

数据输出O0O7~A0A11OE/VPP5.3只读存储器ROM第22页，共42页。5.3.1紫外光擦除可编程2732EPROM引脚功能地址线A0-A11：12条，可寻址4K个存储单元数据线O0-O7：8条。每个存储单元存8位二进制信息控制线：片选控制线：读控制线，该引脚在编程时提供编程电压输入电源线VCC：芯片工作电压（+5V）GND：地线VPP：与共用，编程电压（+12.5V或+25V）CEOE5.3只读存储器ROMOE第23页，共42页。5.3.1紫外光擦除可编程2732EPROM2732EPROM的工作方式功能CEOE/VPPA9VCC输出读VILVIL×+5VDOUT输出禁止VILVIH×+5V高阻待机VIH××+5V高阻编程VILVPP×+5VDIN编程禁止VIHVPP×+5V高阻读标识码VILVILVH+5V标识码5.3只读存储器ROM（1）进入编程方式。（2）编程地址送地址引脚，数据引脚输入8位编程数据，（3）地址和数据稳定后，CE端加1个低有效的50ms~55ms编程脉冲（直流信号不起作用），写入1个单元。（4）然后可换地址、数据写第2个单元。从数据线上读出制造厂和器件类型的编码。2026/7/224第24页，共42页。5.3.2电擦除可编程EEPROM电擦除可编程EEPROM并行接口芯片特点：容量大，速度快，功耗大，价格贵EEPROM28C64串行接口芯片特点：容量小，速度慢，功耗小，价格低；

8引脚DIP封装，易于升级EEPROM24C645.3只读存储器ROM第25页，共42页。5.4主存储器系统设计5.4.1存储器芯片的选择选择依据：实际需要：用途、成本、维护选择考虑芯片方面ROM与RAM的选择容量速度功耗5.4主存储器系统设计第26页，共42页。5.4.2存储器的地址分配地址分配原则：根据选择芯片以及实际需要分配地址PC/XT的地址分配（P230图5-15）执行起始地址存放BIOS的ROM地址：0FE000H～0FFFFFH中断向量地址：00000H~003FFH显示缓存RAM地址：0A0000H~0BFFFFH用户程序RAM地址：04000H~9FFFFH5.4主存储器系统设计第27页，共42页。5.4.3存储器芯片与CPU的连接存储器芯片与CPU的连接总线连接地址总线数据总线控制总线总线负载能力设计CPU芯片时，一般考虑其输出线的直流负载能力为带一个TTL负载。现在的存储器一般都为MOS电路，直流负载很小，主要的负载是电容负载在小型系统中，CPU可以直接与存储器相连较大的系统中，若CPU的负载能力不能满足要求，可以由缓冲器的输出再带负载。存储器芯片与CPU的速度匹配5.4主存储器系统设计第28页，共42页。二、存储器连接常用接口电路1、总线缓冲器缓冲器主要用于CPU总线的缓冲，以增加总线驱动负载的能力。2、地址锁存器常用的地址锁存器有带三态缓冲输出的74LS373，如图P115OE：为输出使能端。低电平时，锁存器输出；高电平时，输出呈高阻态。G：选通脉冲输入端。选通脉冲有效时，数据输入D0~D7被锁存。第29页，共42页。3、地址译码器

常用的译码芯片有：74LS139（双2－4译码器）和74LS138（3－8译码器）等。第30页，共42页。输入输出允许选择G1G2

CBA

Y0Y1Y2Y3Y4Y5Y6Y7

╳

1╳╳╳

11111111

0╳

╳╳╳

11111111

10

000

01111111

10

001

10111111

10

010

11011111

10

011

11101111

10

100

11110111

10

101

11111011

10

110

11111101

10

111

11111110第31页，共42页。5.4.4存储器的寻址方法存储器的寻址方法寻址方式：片选：选择存储器芯片字选：选择存储器芯片片内的存储单元CPU地址线寻址连接片内地址线：低位地址线，实现字选片选地址线：高位地址线，实现片选片选的实现线选法译码法部分译码法全译码法5.4主存储器系统设计第32页，共42页。5.4.4存储器的寻址方法线选法连线方法：用除片内地址线外的高位地址线中的任一根做为片选信号，直接接各存储器的片选端来区别各芯片的地址。特点：线选法简单有地址重叠区：2（19~17）=23多芯片时：地址有可能不连续软件上必须保证这些片选线每次寻址时只能有一位有效，决不允许多于一位同时有效。令未用到的高位地址全为0，则称为基本存贮器地址。5.4主存储器系统设计第33页，共42页。5.4.4存储器的寻址方法5.4主存储器系统设计1KBROM1KBRAM1KBRAMCPUCECECED0-D7D0-D7D0-D7D0-D7A0-A9A10A11A12A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0×××1100000000000×××1101111111111芯片1的基本存储地址为：1800H-1BFFH1100芯片2的基本存储地址为：1400H-17FFH1100芯片3的基本存储地址为：0C00H-0FFFH线选法第34页，共42页。5.4.4存储器的寻址方法部分译码法连线方法除片内寻址外的高位地址的一部分来译码产生片选信号。特点简单地址重叠，图中每个地址有2（19~15）=25个重叠地址。地址有可能不连续：P232例5-2不连续的原因：没有使用片内寻址线相邻的高位地址线5.4主存储器系统设计第35页，共42页。5.4.4存储器的寻址方法A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0×××××00000000000×××××011111111115.4主存储器系统设计A10为0，芯片1有效，基本存储地址为：0000H-03FFH部分译码法1KBROM1KBRAMCPUCECED0-D7D0-D7D0-D7A0-A9A10A11A12译码器A11A10×1×1A10为1，芯片2有效，基本存储地址为：0400H-07FFHA11A100×0×A11A101×1×A10为片选信号A11为片选信号A11为0，芯片1有效，基本存储地址为：0000H-03FFHA11为1，芯片2有效，基本存储地址为：0800H-0BFFH地址连续地址不连续第36页，共42页。5.4.4存储器的寻址方法全译码法连线方法片内寻址未用的全部高位地址线都参加译码，译码输出作为片选信号，使得每个存贮器单元地址唯一。优点：地址唯一地址连续便于扩展5