CN114094825B 电子转换器的控制电路、相关集成电路、电子转换器和方法 （意法半导体股份有限公司）

本公开的实施例涉及电子转换器的控制电控制转换器的开关级的开关操作的控制电路包个时钟信号的相位比较，生成脉宽调制(PWM)信于第一电流和第二电流的延迟以及取决于转换21.一种用于电子转换器的开关级的控制电路，所述电子转换器被配置为提供输出电相位检测器电路，被配置为响应于第一时钟信号与第二时钟信号第一振荡器电路，被配置为生成所述第一时钟信号，所第一受控延迟线，连接在所述第一振荡器与所述相的第一电流输出和第二电流输出被施加为分别控制所述第一振荡器电路和所述第二振荡第一差分放大器电路，被配置为响应于所述第一反第二差分放大器电路，被配置为响应于所述第二反述差分补偿信号的第一输出和第二输出被施加为分别控制所述第一受控延迟线和所述第第二差分放大器电路，被配置为响应于所述第二反3所述差分补偿信号的第一输出和第二输出被施加为分别控制所述第一受控延迟线和所述据所述请求操作模式来选择性地在连续导通模式CCM或不连续导通模式DCM下操作所述开补偿信号具有第一值，并且当所述请求操作模式指示CCM操作时，所述补偿信号具有第二14.根据权利要求1所述的控制电路，其中所述电子转换器为降压转换器或升压转换20.一种用于电子转换器的开关级的控制电路，所述电子转换器被配置为提供输出电一个或多个第一端子，被配置为分别向所述开关级的一个或多个第三端子，被配置为从模拟微分器接收与所述输出电压的导数成比例的第二反馈信其中所述第一时钟信号和所述第二时钟信号中的至少一个时钟信号的频率根据所述第一运算跨导放大器，被配置为生成第一电流，所述第一电4第二运算跨导放大器，被配置为生成第二电流，所述第二电一个或多个第一电流控制延迟线，连接在所述第一振荡器与所一个或多个第二电流控制延迟线，连接在所述第二振荡器与所其中所述一个或多个第一电流控制延迟线所提供的所述第一时钟信号的延迟和所述其中所述相位检测器根据所述延迟的第一时钟信号和所述延迟的第二时钟信号之间中所述第二振荡器被配置为生成频率根据参考电压确定的所述第三运算跨导放大器，被配置为提供所述第流与第四电流之间的差与参考电压与所述第一反馈信号之间所述一个或多个第一电流控制延迟线包括第一电流控制延迟线，所述所述一个或多个第二电流控制延迟线包括第二电流控制延迟线，所述其中所述第一运算跨导放大器为差分运算跨导放大器，所其中所述第二运算跨导放大器为差分运算跨导放大器，所527.根据权利要求24所述的控制电路，其中所述补偿电流的一部分从所述第一求和节28.根据权利要求20所述的控制电路，其中所述驱动器电路被配置为根据所述控制信29.根据权利要求28所述的控制电路，其中所30.根据权利要求20所述的控制电路，其中所述电子转换器为降压转换器或升压转换6[0002]本申请要求于2020年6月8日提交的意大利专利申请号102020000013627的优先例如通过应用说明AN513/0393“开关模式电源的拓扑(TopologiesforSwitchedMode收DC电压Vin的两个输入端子200a和200b以及用于供应DC电压Vout的两个输出端子202a和流器之类的整流器电路以及可能的滤波电路从AC电压获得。输出电压Vout可以用于供应负收DC输入电压Vin的两个输入端子200a和200b以及用于供应经调节的电压Vout的两个输出端开关Q2表示被配置为将开关节点Lx连接到端子200a(电压Vin)或端子200b(接地GND)的半[0009]在所考虑的示例中，诸如电感器L之类的电感(例如，直接)连接在开关节点Lx与7比较反馈信号FB与参考信号(诸如参考电压VREF)来生成驱动信号DRV1和可选的[0020]用于生成驱动信号DRV1和可选的DRV2的大量驱动方案是已知的。同具有通过调节间隔TON1和/或间隔TO的持续时间经由具有至少一个积分分量的调节器电路(诸如PI(比例积分)调节器或PID(比=T1+T28DCM下操作时)指示电感L的去磁的附加信号C的上升边缘之间以及同样(在CCM模式下)在信号DRV2的下降边缘与信号DRV1的上升边缘之还可以仅使用二极管来实现。通常，诸如电容器之类的电容Cout连接在输出端子202a和[0039]-在DCM下，可以根据信号DRV1和指示电感L的去磁的信号CS(诸如与流过电感L的[0040]在这方面中，图6示出了使用具有固定频率或预先确定的频率的PWM信号DRV的通9200b与输出端子202a和202b之间。这种开关级26包括一个或多个电子开关SW26和至少一个电感L26(诸如由电感器或变压器提供的电感)、以及可选的一个或多个电容C26(诸如电容根据以下各项生成用于开关级26的一个或多220可以根据反馈信号FB和参考信号VREF来使PWM信号DRV的持续时算放大器的误差放大器和包括一个或多个电容器和电阻器数转换器(ADC)中的宽带误差放大器和PWM模块以及数字调压器电路中的数字PWM模块的需第四端子被配置为从处理电路接收指示请求的操作模式的制(PWM)信号生成一个或多个驱动信号，其中该驱动器电路被配置为根据控制信号改变操中第一振荡器和第二振荡器中的至少一个振荡器生成频率根据第一反馈信号确定的相应定的第一时钟信号，并且第二振荡器被配置为生成频率根据参考电压确定的第二时钟信流，并且一个或多个第一电流控制延迟线连接在第一振荡器与相位检测器之间和/或一个流控制延迟线和/或一个或多个第二电流控制延迟线经由第一电流、第二电流和补偿电流一运算跨导放大器和第二运算跨导放大器所提供的相应第一电流相加来将电流提供给第大器所提供的相应第二电流相加来将电流提供给第[0061]通过以下对通过附图中的非限制性示例示出的本发明的[0079]本文中所使用的引用仅是为了方便而提供，因此不限定实施例的保护界限或范或负输出端子202b相对应))之间的电容器CD和电阻器RD来实现，其中电容器CD与电阻器RD之间的中间节点与指示反馈信号FB的导数的信[0088]-延迟根据反馈信号FB的第一延迟线2224和延迟根据指示反馈信号FB的导数的信信号CLK1'；[0089]-第二电压控制振荡器2228，被配置为根据参考电压VREF生成第二[0091]具有根据电压信号或电流信号的可编程延迟的延迟线在本领域中是众所周知位ΦI和第二延迟线2226引入与反馈信号FB成比例的附加相位ΦP以及与反馈信号FB的导数成比参考电压VREF经由相移Φ的基于时间的控制(通过PID调节)发生变化。因而，相位检测器2230还可以执行其他操作，诸如时钟信号CLK1/CLK2的频率的缩小操作，并且唯一相关的[0097]如前述所描述的，DC-DC转换器通常是具有一定环路带宽的闭环系统。在这方面2的结束时的电流IL在CCM模式下可能变为[0103]3)由于在DCM下，电流IL不允许在电感L中变为负值(与CCM相反)，所以在输出[0110]-电压控制振荡器2220和/或延迟线2224和2226已经使用电流控制振荡器和/或延[0112]-使用差分途径，其中振荡器2220/2228和/或延迟线2234/2235使用差分信号驱VFB与参考电压VREF相对应时，两个振荡器都供应有电流iI0，该电流iI0因此确定时钟信号[0123]在所考虑的实施例中，再次使用模拟微分器2222来生成与输出电压Vout的导数成的电压)和参考电压VREF提供给第三差分跨导器2240，诸如差分运算跨导放大器(OTA)。例[0129]-串联连接的两个延迟线(基本上与延迟线2224和2226相对应)可以被配置为分别[0130]-串联连接的两个延迟线可以被配置为根据电流iP+和iD+生成时钟信号CLK2的延迟版本CLK2'。=iP-+iD-CLK2具有延迟td2的延迟时钟信号CLK2'和/或延迟级2235生成相对于时钟信号CLK1具有延迟td1的延迟时钟信号CLK1'。td2相对应。而且，振荡器2220和2228提供具有相同频率和相移ΦI的两个时钟信号CLK1和=Vout/Vin)。变)可以通过改变延迟线2234的延迟td1和/或延迟线2235的延迟F＝iP-+iD--I*，或可以向两个延迟线提供给定贡献(其中符号相反)2234和[0145]电流I*的量取决于不同因素，这些不同因素从电流控制延迟线2234和/或2235的[0150]-当验证操作指示输出电流iout小于给定阈值(例如，100mA)(可能也使用滞后操[0160]一般而言，电流可以以给定比例k(其中0≤k≤1(例如，k＝0.5))施加到延迟线CTRL(其还可以与驱动器电路222的先前提及的控制信号相对应)，以便选择给定补偿电流I*而在CCM模式下不提供电流I*，这经由电流生成器2242与延迟线2235之间的电子开关[0170]-端子，用于连接到模拟微分器2222，该模拟微分器还可以集成在同一集成电路[0171]-一个或多个端子，用于向电子转换器的开关级26提供相应的一个或多个驱动信[0174]-PWM信号生成器电路220a，被配置为生成PWM信号DRV，其中PWM信号生成器电路荡器2220和2228可以为如图8所示的电压控制振荡器或如图11所示的电流控制振荡器。实测器2230之间，和/或一个或多个第二延迟线2235连接在振荡器2228与相位检测器2230之