CN114141862B 存储器件及其制造方法 （爱思开海力士有限公司）

本公开涉及一种高度集成的存储器件及其2鳍式沟道层，其从每个所述有源层的侧表面开始水平地延伸以平行阻挡层，其在所述位线与所述位线接触节点之间，其中所有源层，其沿第一方向竖直地层叠并且沿与所述第一方向交叉的第二方向水平地取3字线，其沿着所述有源层的各个侧表面沿所述第20.根据权利要求14所述的存储器件，其中，每个所述字线都具有至少一个阶梯式端4形成字线，其分别与所述有源层平行，所述字线分别覆盖所述有源其中，所述有源层平行于所述下部结构的表面而水平地取向，个所述有源层的侧表面开始水平地延伸以平行于所述下部形成绝缘层与牺牲层交替地形成在所述下部结构经由所述单元开口通过选择性地使所述牺牲层凹入而形成从所述单元开口开始水平形成绝缘层与牺牲层交替地形成在所述下部结构形成绝缘层与牺牲层交替地形成在所述下部结构形成绝缘层与牺牲层交替地形成在所述下部结构形成绝缘层与牺牲层交替地形成在所述下部结构形成单元开口，所述单元开口竖直地取向并穿过在所述第一支撑件与经由所述单元开口通过选择性地使所述牺牲层凹入而形成从所述单元开口开始水平5[0002]本申请要求于2020年9月4日提交的申请号为10-2020-0113117的韩国专利申请的6另一侧，并且其中，所述FinFET晶体管包括与所述衬底的表面平行的鳍式沟道层。所述[0015]根据本公开的实施例，通过采用包括鳍式沟道层的三栅极结构(triplegate7[0026]图1是示意性地示出根据本公开实施例的存储器件的配置的布局图。图2A是沿着ACT1和ACT2的第一端；电容器C1和C2，其连接至有源层ACT1和ACT2的第二端；字线WL1和线WL2可以分别包括覆盖鳍式沟道层AF1和AF2的突出部WLP1和WLP2。在竖直方向上层叠的有源层ACT1和ACT2可以被共同连接至有源主体AB[0031]第一储存节点SN1和第二储存节点SN2可以分别连接至第一有源层ACT1和第二有[0032]第一存储单元MC1和第二存储单元MC2可以各自包括位线接触节点BLC。位线BL可以经由位线接触节点BLC连接至第一有源层ACT1和第二有源层ACT2。在位线BL与位线接触一支撑件SPT1和第二支撑件SPT2支撑。第二有源层ACT2和第二鳍式沟道层AF2可以由第一SPT1和第二支撑件SPT2可以分别包括与第一有源层ACT1和第二有源层ACT2连接的弯曲边8缘(在图1中未分配附图标记)。第一支撑件SPT1和第二支撑件SPT2的弯曲边缘是指图5A中[0034]第一鳍式沟道层AF1可以是第一有源层ACT1的一部分，并且可以具有被第一字线被第二字线WL2覆盖的鳍式结构。层ISO可以沿第一方向D1位于有源主体ABD的任一侧上。分隔层ISO中的一些可以连接至位线BL和有源主体ABD，而其他的可以连接在有源主体ABD与第一储存节点SN1和第二储存节源主体ABD和分离层ISO可以形成十字形状，其中有源主体ABD的伸长轴在第二方向D2上延[0036]第一有源层ACT1和第二有源层ACT2中的每一个可以具有弯曲的形状并且沿着第以彼此垂直地交叉。分隔层ISO可以位于有源主体ABD的两侧。有源主体ABD可以是未掺杂[0037]第一字线WL1和第二字线WL2可以沿着第一方向D1延伸，并且它们可以彼此平AF1和第二鳍式沟道层AF2的突出部WLP1和WL[0040]下部结构LM可以提供沿着第一方向D1和第二方向D2延伸的平面。存储单元阵列一存储单元MC1和第二存储单元MC2具有相同的结构并且沿着第三方向D3竖直设置的多个第一存储单元和第二存储单元。存储单元阵列MCA的多个第一存储单元和第二存储单元可单元可以分别包括独立的储存节点SN1和SN2。可以高于下部结构LM来设置存储单元阵列9可以延伸到储存节点SN1和SN2的每个[0046]存储单元阵列MCA可以包括DRAM存储单元阵列，并且外围电路部分可以包括感测括沿第三方向D3竖直地交替形成的多个绝缘层IL与多个字线WL1。绝缘层IL可以防止在竖线WL2可以沿第三方向D3竖直地层叠。有源层ACT1和ACT2与字线WL1和WL2可以彼此平行。即，在绝缘层之间形成的每一层级处，定位有彼此平行的有源层ACT1和ACT2与字线WL1和[0051]由于晶体管T1和T2的有源层ACT1和ACT2经由有源主体ABD彼此连接，所以可以施[0052]在其中省略了有源主体ABD的比较示例中，由于有源层ACT1和ACT2被与下部结构[0053]根据一个实施例，可以采用三栅极结构以增大有效宽度并经由有源主体ABD连接[0055]由于字线WL1和WL2的长度由预先形成的支撑件限定，因此它可以独立于牺牲层[0056]图3A至图24C是示出根据本公开的实施例的用于制造存储器件的方法的图。图3A至图24A的布局图可以是牺牲层级布局图或[0059]下部结构LM可以包括半导体衬底101、位于半导体衬底101上的多个止蚀层102以及在止蚀层102之间的多个层间电介质(inter-layerdielectric)103。半导体衬底101可将层间电介质103平坦化以暴露止蚀层102的顶表面。止蚀层102的顶表面可以与层间电介[0061]上部结构UM可以包括最下绝缘层111、最上绝缘层114以在最下绝缘层111与最上绝缘层114之间的交替叠层。最下绝缘层111和最上绝缘层114可以由相同的材料形成或包由不同的材料形成或包括不同的材料。牺牲层112和绝缘层113可以具有不同的刻蚀选择以由与最下绝缘层111和最上绝缘层114相同的材料形成或包括与它们相同绝缘层111和最上绝缘层114相同的厚度。绝缘层113可以比最下绝缘层111和最上绝缘层时，在阶梯式结构中，可以扩大栅极凹槽的边缘部分，并且可以用字线边缘部分(图1的[0068]第一支撑件开口115和第二支撑件开口116可以是相对于半导体衬底101竖直地取撑件开口116的侧壁可以具有竖直轮廓。第一支撑件开口115和第二支撑件开口116可以表此间隔开并且彼此面对。第一支撑件开口115的尺寸可以不同于第二支撑件开口116的尺可以彼此间隔开并且可以彼此面对。第一支撑件117的尺寸可以小于第二支撑件118的尺寸。第一支撑件117和第二支撑件118可以是沿第三方向D3相对于半导体衬底101竖直取向于半导体衬底101竖直取向的竖直开口，并且单元开口119可以相对于止蚀层102竖直地取118之间。单元开口119可以沿第一方向D1水平地延伸到第一支撑件117和第二支撑件118。[0074]单元开口119可以包括第一单元开口120、第二单元开口121和第三单元开口12[0076]从顶视图来看，单元开口119可以具有多指(multi‑finger)形状。第一单元开口三单元开口122的一个侧表面可以暴露第二支撑件118晶硅形成，并且保护层123可以由氧化硅形成。保护层123可以在后续工艺中保护止蚀层[0081]在形成保护层123之后，可以经由单元开口119选择性地使牺牲层112在水平方向之间形成多个水平凹部(也称为横向凹部)124。可以沿第三方向D3交替且重复地形成绝缘缘层113的端部)开始水平地延伸。沿第二方向D2彼此相邻的水平凹部124可以相对于第一128可以调整厚度以无空隙(void-free)方式来填充有源材料层128(其被称为切割‘有源材料层’的工艺)在每个水平凹部124中形成有源层牺牲绝缘层图案129/130。每个牺牲绝缘层图案129/130可以包括例如氮化物图案129和氧层图案129/130可以位于有源层131与第一支撑件117和第二支撑[0091]图10A是示出用于形成内衬氧化物层的方法的布局图。图10B是沿着图10A的线A-[0093]图11A是示出用于形成有源主体开口的方法的布局图。图11B是沿着图11A的线A-层131。每个有源层131的一部分可以沿着第二方向D2电连接至有源主体134。一对有源层[0100]图13A是示出用于形成位线开口和电容器开口的方法的布局图。图13B是沿着图[0103]为了形成位线开口凹部135R，在形成位线开口135之后，可以使牺牲绝缘层图案电容器开口136之后，可以使牺牲绝缘层图案129/130和有源层131的一部分在水平方向上形地覆盖位线开口凹部135R和电容器开口凹部136R。可以通过后续的热处理使导电衬层137中的杂质扩散到有源层131的两端[0108]图15A是示出用于形成覆盖氧化物层的方法的布局图。图15B是沿着图15A的线A-积导电衬层137之后执行用于形成第一源极/漏极的后续接触节点137S之间形成诸如金属硅化物的欧姆接触层。阻挡层139可以共形地覆盖电容器去除阻挡层139和覆盖氧化物层138。阻挡层139可以定位在位线开口135中且与位线140接极(未示出)。也可以通过在形成位线接触节点137S之后的热处理来形成第二源极/漏极。彼此间隔开。电容器接触节点137D可以位于与有源层131相同的水平处。电容器接触节点137D可以充当电容器的储存节点(或下电极)。电容器接触节点137D也可以表示储存节点。[0123]参考图20A至20C，可以在电容器接触节点137D上顺序地形成电介质层141和极板[0126]电介质层141可以包括单层材料、多层材料、层积(laminated)材料、混合化锆(ZrO2)的叠层结构。包括氧化锆(ZrO2)的叠层结构可以包括ZA(ZrO2/Al2O3)或ZAZHA和HAH中，氧化铝(Al2O3)可以具有比氧化锆(ZrO2)和氧化铪(HfO2)大的带隙。氧化铝层积结构。例如，电介质层DE可以包括ZAZA(ZrO2/Al2O3/ZrO2/Al2O3)、ZAZAZ(ZrO2/Al2O3/[0129]在另一实施例中，电介质层141可以包括具有四方晶相的氧化铪或具有四方晶相[0130]在另一实施例中，电介质层141可以具有由具有四方晶相的氧化铪或具有四方晶2层143可以覆盖包括位线140和极板142的整体结构。分隔绝缘层143可以例如包括氧化硅。分隔绝缘层143可以填充极板142上的电[0142]栅极凹陷145可以包括朝向有源层131的突出部145P。栅极凹陷145的突出部145P[0143]图23A是示出用于形成栅极绝缘层的方法的布局图。图23B是沿着图23A的线A-A’[0144]参考图23A至图23C，可以在有源层131的顶表面和底表面中的每一个上形成栅极[0145]栅极绝缘层146可以通过选择性地氧化被栅极凹陷145暴露的鳍式沟道层131F和可以回蚀氮化钛和钨以形成在竖直方向上分隔开的栅电极147。这称为栅电极分隔或隔离层113与多个栅电极147可以相对于下部结构LM在竖直方向上交替地层叠。栅电极147和有绝缘层是指下文描述的图33A至33C中的缝隙绝缘[0161]在形成保护层123之后，可以经由单元开口119选择性地使牺牲层112在水平方向部124可以形成在竖直层叠的绝缘层113之间。牺牲层112的水平凹入可以通过湿法刻蚀或材料层128的选择性刻蚀可以被称为切割有源材料层128的工艺。分别形成在水平凹部124个牺牲绝缘层图案129/130可以包括氮化物图案129和氧化物图案130。可以通过刻蚀氮化有源层131可以沿第二方向D2延伸。有源层131的一个侧表面可以被牺牲绝缘层图案129/以小于第二单元开口121和第三单元开口[0169]图30A是示出用于形成内衬氧化物层的方法的布局图。图30B是沿着图30A的线A-以被成形为在水平方向上突出到栅极凹陷145。可以使鳍式沟道层131F沿着第二方向D2暴[0179]栅极凹陷145可以包括朝向有源层131的突出部145P。栅极凹陷145的突出部145P[0180]图33A是示出用于形成栅极绝缘层和栅电极的方法的布局图。图33B是沿着图33A[0181]参考图33A至图33C，可以在有源层131的顶表面和底表面中的每一个上形成栅极[0182]栅极绝缘层146可以通过选择性地氧化由栅极凹陷145暴露的鳍式沟道层131F和以回蚀氮化钛和钨以形成在竖直方向上分隔开的栅电极147。这被称为栅电极分隔或隔离147的突出部147P可以在栅极绝缘层146之上覆盖鳍式沟道层131F。相邻的栅电极147的突的栅电极147之间。多个绝缘层113与多个栅电极147可以相对于下部结构LM在竖直方向上[0187]在形成栅电极147之后，可以形成填充栅电极147的一个侧表面(例如缝隙144)的[0188]图34A是示出用于形成位线开口和电容器开口的方法的布局图。图34B是沿着图开口136的方法可以类似于以上结合图13A至