半导体器件物理（第2版） 第4、5章 半导体表面特性、MOS型晶体管

Si-SiO2系统及其特性充当选择性掺杂的掩蔽膜 MOS结构中的栅介质层CMOS工艺中器件有源区之间的场氧化隔离层 钝化保护膜等高纯硅粉多晶硅单晶硅Si-SiO2系统及其特性硅晶圆 覆有SiO2膜的晶圆通常称晶圆表面覆盖有一定厚度SiO2层的硅衬底为Si-SiO2系统。这个所谓的Si-SiO2系统，是指包括了通过热生长或外部沉积的SiO2膜层、Si-SiO2界面以及离开该界面一定深度的Si薄层。一般认为深至Si表面内部几个微米以内。

早期人们因对该系统特性缺乏研究，导致所制备的器件性能不稳定，严重时甚至失效，尤其以MOS器件表现得更为突出。Si-SiO2系统及其特性结晶状态下的SiO2

经过长期研究及实验发现，上述系统在Si-SiO2界面、SiO2膜层中，存在着一些严重影响器件性能的因素，即Si-SiO2系统中的各类电荷与能态。Si-SiO2系统及其特性SiO2结构Si-SiO2系统及其特性SiO2结构可动离子固定电荷辐射电离陷阱界面态Si衬底SiO2Na

H

Na

Si-SiO2系统及其特性SiO2膜层中的可动离子种类较多，但对硅器件影响较大的主要是碱金属离子，尤其是Na+。离子半径较小，在室温下，它在SiO2层中的迁移率就比较大，很容易发生移动。

在MOS晶体管中，

当施加了栅电压时，就会在MOS晶体管的栅介质中产生相应的电场，由于栅介质很薄，即使较低的栅电压，该电场往往就很强，从而导致钠离子漂移。Si-SiO2系统及其特性

这种漂移造成的直接后果往往就是使得MOS晶体管的阈值电压发生改变，并进而影响到器件的稳定性，这对电路的性能与参数产生了不利影响。封装过后的MOS晶体管Si-SiO2系统及其特性为使各类可动离子可能的沾污降至最低限度，生产中常常规定了严格的工艺规程。同时也采取了一些必要的工艺措施，例如掺氯氧化以及磷硅玻璃钝化等。操作人员的汗渍生产设备化学试剂、气体纯水Si-SiO2系统及其特性Si衬底SiO2Na

H

Na

在Si-SiO2界面附近二氧化硅一侧约100埃左右的距离内，存在着一些固定正电荷。它们与氧化层生长的厚度、衬底掺杂类型、掺杂浓度以及氧化层是否施加电场等因素无关，而且一般它们也不能与衬底硅交换电荷。过剩的硅离子（Si+）Si-SiO2系统及其特性固定电荷面密度常常与晶面指数有关，一般晶面原子面密度大的则对应的固定电荷面密度也较大，例如（111）面大于（100）面。固定电荷主要出现在热生长的SiO2层中，根据氧化反应动力学，反应是在Si-SiO2界面进行的。从这个角度看，固定电荷面密度由最终的氧化温度来决定，这也为实验所证实。工艺上控制固定电荷的方法主要是通过将晶圆放入氮气（N2）或氩气（Ar）气氛中进行退火，以此来有效地降低固定电荷面密度的数量级。实验表明，这样做可以获得良好的效果。Si-SiO2系统及其特性离子注入机台 离子注入机内部结构器件在制备或使用过程中，可能会受到诸如高能离子束、X射线、伽马射线等的轰击或辐射。这些高能粒子束或高能射线可能来自于半导体制造设备本身，例如离子注入机、蒸发台、等离子刻蚀台等。Si-SiO2系统及其特性或者外太空，例如人造卫星、航天器中的电子器件常常会面临宇宙射线的辐射。当晶圆或器件暴露在上述环境时，将可能在SiO2膜中激发电子-空穴对。人造卫星天宫空间站Si-SiO2系统及其特性实验发现，在上述过程中，电子会较快地离开SiO2膜层的内部，而空穴则常常被SiO2层中的陷阱所俘获。

热生长的SiO2膜一般是无定形结构，会存在较多的结构缺陷，因而使得这些缺陷陷进带上正电荷，这就是所谓的辐射电离陷阱。

工艺上，可通过退火措施来消除这些辐射电离陷阱。同时，在器件封装结构上也可采取防辐射加固措施，以确保器件免受外部辐射。通常，器件在内部结构形成以后，一方面除了根据设计需要形成金属电极及金属互连线外，还根据需要保护裸露的半导体表面免受杂质沾污，因此流片工艺过程中需要直接生长或沉积SiO2薄膜。Si-SiO2系统及其特性理想的Si半导体表面Si-SiO2系统及其特性界面态SiSiSiSiSiSiSiSiSiSiSiSiSiSiSiOO OHSi

SiSi-SiO2界面

如果是热生长SiO2

薄膜，那么原先所说的半导体表面现在就成为了一种界面，Si-SiO2界面就是属于这种情形。

因此，这里提出的一种能态——界面态，常常与表面态有相同的含义。Si-SiO2界面状态以热生长SiO2膜为例，由于氧原子与硅原子发生化学反应是位于Si-SiO2界面处，因此，反应首先生成的SiO2层是位于相对外侧的，后续氧原子需要通过扩散，并穿过已生成的SiO2

膜层而到达Si-SiO2界面，才能完成后继的氧化反应。Si-SiO2系统及其特性Si-SiO2界面状态界面态SiSiSiSiSiSiSiSiSiSiSiSiSiOHSi Si

O

OSi SiSi-SiO2界面Si-SiO2系统及其特性由于氧原子扩散的随机性，此反应温度常常较高，温度通常高于1000℃。一旦SiO2膜厚度达到规定要求，硅晶圆脱离反应环境，例如出炉，此反应通常就会立即停止。

因此，在位于Si-SiO2界面处，将不可避免地会存在相当数量的未饱和的共价键，即所谓的悬挂键。

硅晶圆加工时表面的机械微损伤层、吸附的外来离子等也增加了所谓悬挂键或界面态本身性质的复杂性。所谓的界面态往往只是指这一类物理位置位于界面的复杂电子能态的一个统称Si-SiO2系统及其特性正如上面已经描述的那样，它常常既可以表现为施主，也可以表现为受主，即可以向Si体内释放电子或者释放空穴，并以此来影响半导体Si-SiO2界面的带电状态。通过实验测定，从能量角度看，界面态能级一般也位于禁带中。Si-SiO2系统及其特性晶圆的晶向氧化炉温 退火工艺的选择工艺中装载晶圆的石英舟进出炉的速度均会对界面态面密度产生不同程度的影响通过适当的工艺控制，较好的情形是将界面态面密度控制在＜1010/cm2·eVMOS结构概述MOS是一个缩写，全称为Metal-Oxide-Semiconductor，即金属-氧化物-半导体。MOS便取自这三种材料所对应的英文单词的首字母。MOS是由金属、氧化物、半导体三种材料共同构成的三层结构。MOS结构概述MOS结构概述MOS晶体管① MOS晶体管的核心结构② 寄生MOS结构MOS结构概述MOS结构概述随着材料科学的进步，MOS结构中的Metal常被掺杂多晶硅和金属硅化物薄膜所取代，中间的氧化物也由二氧化硅逐渐发展为high-k介质，另外一端的半导体则仍以硅和砷化镓材料为主。沟槽型MOS双扩散D-MOS超级结SJ-MOS半导体制程中的清洗与钝化即整个晶圆制作工艺流程中的各工艺步骤实质上都是属于围绕光刻技术为核心而展开的一系列超微细图形转移加工技术；从而完成对芯片器件或电路的制作并使得该芯片能够具备某个客户所期望的某些特定功能。半导体制程中的清洗与钝化因为芯片上单个晶体管或者互连线的几何尺寸已进入纳米量级，实在太过微细，以至于人们肉眼根本就无法直接分辨它们，甚至于在一架普通的光学显微镜下面也都无法直接看到它们。对于半导体晶圆与芯片的超微细加工而言，清洗决不仅仅只是大家现实生活中所碰到的对待物品的一般性的清洁处理而已；而是必须根据晶圆在加工、传递、运输、储存等各环节可能受到的各类沾污，有针对性地采取各种去除沾污物与杂质的措施。半导体制程中的清洗与钝化半导体制程中的清洗与钝化晶圆表面沾污物的类型：颗粒有机残留物无机残留物需要去除的氧化层各类家具与木材表面往往需要刷上油漆，这除了好看与耐用之外，其根本目的也是为了防止日后它们在使用与储存过程中免受环境对它们的侵害，以确保它们正常使用性能的发挥。自硅平面工艺在上世纪六十年代引入以来，热生长SiO2薄膜对器件与电路性能的改善与稳定发挥了不可替代的作用。逐步发现器件表面漏电较大、击穿电压低以及许多其它器件性能及质量问题都直接与硅表面所覆盖的SiO2膜层有关。半导体制程中的清洗与钝化人们逐步认识到，SiO2膜并不是完全理想的钝化膜，因为它对H2O分子具有很强的亲合力，对其它气体分子也往往具有很高的渗透率，特别是如前所述对碱金属离子。Si3N4与Al2O3薄膜钝化技术应运而生，它们是众多钝化材料中比较典型与理想的两种材料，尤其是Si3N4薄膜，目前在硅晶圆工艺中应用比较普遍。半导体制程中的清洗与钝化定

义所谓理想的半导体表面是指原子完全有规则地排列且终止于同一个平面上。理想的半导体表面Si晶体，（100）晶面原子排列理想的半导体表面当从这个定义去考察晶圆的表面时，它应当是没有任何机械损伤、平整，也不存在任何晶体缺陷，即是一个洁净完整的表面。Si晶圆（wafer)成

品

S

i

晶圆

倘若仔细来观察这个洁净的表面，在表面处排列整齐的硅原子与体内及其左右相邻的硅原子会互相形成共价键。

位于表面处的硅原子显然存在一个未饱和的共价键，将其称之为“悬挂键”。该悬挂键对应一个电子状态，也称为表面态。理想的半导体表面理想的半导体表面

从能带的角度来看，该表面态能级一般位于禁带中。通常情形下，该表面态能级既可以表现为施主，也可以表现为受主，呈现出施主型表面态与受主型表面态两种情形。

即当它在与晶体内部交换载流子时，可以表现为释放出一个电子或者释放出一个空穴，从而使得表面态能级本身带上正电荷或者负电荷。定

义理论计算与实验测量得知，半导体晶面的原子面密度约在1015/cm2量级，据此推测，表面态密度也应当在此数量级。理想的半导体表面晶圆测试理想的半导体表面半导体晶体表面虽经仔细研磨、抛光与清洁处理，但仍然或多或少会存在少许缺陷、杂质、吸附离子以及不平整性。Si元素本身并非惰性元素，它具备良好的化学活性，能与多种化学元素特别是氧、氯、氮等元素发生化学反应。最常见的就是氧元素，从而形成一层天然的二氧化硅（SiO2）膜层，一般在十几埃量级，这也是自然界几乎不可能存在单质硅形态的直接原因。硅以化合物形态存在的另一种最常见的物质就是大家所熟知的硅酸盐。理想的半导体表面理想的半导体表面在晶圆整个加工制备，简称为流片的过程中，需确保晶圆裸露部分的硅表面尽量地保持洁净。制备好的硅器件表面也常常需要用绝缘介质膜保护起来，称之为钝化，以便使器件免受外来物质和离子的沾污，确保它在使用中具备良好的稳定性和可靠性。理想的半导体表面在Si表面形成介质薄膜可以有多种方法，其中最直接和最简单的方法就是热生长SiO2膜。SiO2膜在器件制备过程中具有多种特殊的用途，这是由其性质所决定的。如果硅表面生长了SiO2膜，那么在它表面大量的悬挂键就将被氧原子所包围，即被氧原子所饱和。这使得表面态密度大大降低，实验测得的表面态密度一般在1010~1012/cm2，这比理想硅表面低了很多。为确保器件性能，工艺上应使得表面态密度控制在一定范围之内。VG＞0当所施加的栅压VG＞0时，即栅极施加了一个正偏压，其电压值不是很高，例如1V以下。表面空间电荷区VG

0P

SixO xdVOX

S表面空间电荷区VG

0P

SixO xdVOX

S

金属栅极带有正电荷，

该栅压产生的电场穿过SiO2介质层，且其方向是由Si表面指向体内，此时位于Si表面处的空穴在电场力的作用下，将顺着电场方向运动，最后在Si表面处留下一薄层电离的受主负离子，即所谓的空间电荷区。表面空间电荷区VG

0P

SixO xdVOX

S耗尽层由于该空间电荷区主要是由受主负离子所构成的，故该区域电荷体密度近似等于掺杂受主杂质浓度NA。因为空间电荷区中的自由载流子数目很少，所以也将其称为耗尽层。它与PN结中的耗尽层相似，对应的这种状态称为耗尽状态。表面空间电荷区

在这种情形下，Si的表面势ψS＞0，因此，就有-qψS＜0，此时表面能带将向下弯曲，弯曲量为|-qψS|。电荷分布图见图所示。F

ME2Metal

SiOP

SiEcEiEFSEVOXqVSq

xd

(x)mQxQSCxdOVG＞＞0当所施加的栅压进一步上升，例如提高到1V以上，这时Si表面处的电场强度也将同时增强，且位于Si表面附近的为数不多的空穴数量将进一步降低，耗尽层范围继续扩大。表面空间电荷区Oxxd

maxVG

0耗尽层表面空间电荷区

P-Si衬底中的少子——电子受到电场力的作用，会向Si表面处运动，即逆电场方向运动，并在Si表面处积聚，由于这时Si的表面势ψS将进一步提高。Oxd

maxGV

0表面处能带向下弯曲也将更甚，也就是说，在这种情况下，Si表面处出现了与衬底导电类型相反的情况，即发生了反型。P

Six电子反型层表面空间电荷区这时，Si表面处费米能级EFS已位于禁带中央能级Ei之上。当Si表面处费米能级EFS与禁带中央能级Ei之差值

|EFS-Ei|

与体内的差值

|Ei-EFS|

相等时，即Si表面处发生了强反型。表面处反型层电子浓度与体内的空穴浓度在数量上将相等。EF

M

EFSEVEi

EcMetalSiO2P

Si

(x)QmxQSCxd

maxO表面势ψS的概念它表征了空间电荷区内电荷量的变化情况以及表面处能带的弯曲程度。它对于MOS结构以及MOS晶体管的阈值电压的计算也十分有用。表面势Oxxd

maxVG

0P

Si表面势以P-Si衬底为例，讨论表面势ψS与空间电荷区其它物理量之间的定量关系，方程及用图如图所示。其中，Xd为表面空间电荷区的宽度。εSd

2

φ ρ(x)dx2

Aρ(x)

qN2

εSdSx2φ

φ(0)

qN

AOxd

maxxVG

0

P

Si泊松方程其中S表面势φ

的表达式MOS结构中的Si-SiO2系统存在着多种复杂的电荷与能态；MOS结构的栅电极。表面空间电荷区与表面势以上这两个因素均会引起半导体表面状态即使在不施加外加栅电压的条件下就发生改变。理想MOS结构的条件：① Si-SiO2系统中不存在前述的三种性质的电荷及界面态；② 金属栅与衬底半导体材料之间的功函数相等。表面空间电荷区与表面势鉴于引用能带图在分析Si表面空间电荷区载流子状态变化时的便利性，下面将结合运用能带图来分析表面空间电荷区各种状态的变化情况。表面空间电荷区与表面势对于不同的栅压VG，表面空间电荷区存在四种状态：VG=0V 平带状态；VG<0V 多子积累状态；VG>0V 耗尽状态；VG>>0V 反型或强反型状态。MOS结构两端的电压为0，此时衬底Si表面不受任何电场作用，故不存在空间电荷区，因此体电荷密度分布ρ(x)=0，半导体表面能带是平直的。表面空间电荷区与表面势a. VG=0V

平带状态这时若把MOS结构看作为一个平行板电容器，则可以推测，在金属栅极的内侧就将积聚负电荷——电子，而在MOS结构的另一极即半导体衬底表面处将积聚正电荷——空穴。表面空间电荷区与表面势b. VG<0V

多子积累状态受电场力的作用，空穴将被吸引至Si表面处，而电子则将被排斥。当达到动态平衡时，空穴不再流动，并且会分布在一个很窄的薄层内，这个薄层厚度用xd表示，通常有xd<100埃。表面空间电荷区与表面势b. VG<0V

多子积累状态此时，受负栅压的作用，P-Si衬底的多数载流子——空穴趋于流向表面，形成一薄层空穴积累层。由于衬底基准电位为0，故表面势φs<0，表面处能带将向上弯曲，电荷分布见图。表面空间电荷区与表面势b. VG<0V

多子积累状态理想MOS结构的阈值电压VT理想MOS结构我们认为在栅氧层中不存在电荷，二氧化硅和硅的界面也不存在界面态，栅极和衬底的功函数相等。理想MOS结构的阈值电压VTP

SiOxxd

maxVG

VTQMQSCVOX

sVOXP-Si衬底的MOS结构理想MOS结构的阈值电压VTP

SiOxxd

maxVG

VTQMQSCVOX

sVOXP-Si衬底的MOS结构定义当P型Si半导体表面达到强反型，且反型层电子浓度等于衬底空穴（多子）浓度时，这时所施加的栅极电压VG称作该MOS结构的阈值电压，也称开启电压，用VT表示。理想MOS结构的阈值电压VTP

SiOxxd

maxQMQSCVOX

sVOXP-Si衬底的MOS结构OXTV

Vs

VG|恰好强反VG

VT其中

VOX：栅氧层上的压降φs

：表面势（半导体表面的压降）理想MOS结构的阈值电压VT栅--上极板氧化层--绝缘介质半导体表面空间电荷区--下级板P

Si理想MOS结构的阈值电压VT栅--上极板氧化层--绝缘介质半导体表面空间电荷区--下级板P

SiQVOX

SCCoxQSC：半导体表面空间电荷区的电荷密度oxC ：栅氧化层单位面积电容s A sSCQ

2q

N

oxtoxC

ox理想MOS结构的阈值电压VTP-Si衬底的MOS结构定义当P型Si半导体表面达到强反型，且反型层电子浓度等于衬底空穴（多子）浓度时，这时所施加的栅极电压VG称作该MOS结构的阈值电压，也称开启电压，用VT表示。P

SiOxxd

maxVG

VTQMQSC理想MOS结构的阈值电压VTP-Si衬底的MOS结构P

SiOxxd

maxVG

VTQMQSC强反型条件：

s

2

FFPiq nφ

kTlnN

A)1/

2TFP(4

ε

qN

φVC

S A FP

2

φOXVT

表达式为（P-Si衬底）：金属与半导体的功函数W功函数W

真空能级E0WEF电子金属或半导体材料真空电子

功函数W是指一个能量位于费米能级EF处的电子从金属或半导体内部逸出到真空中所需要给予它的最小能量

。定义式为：W

E0

EF金属与半导体的功函数WN型P型ND/cm-3101410151016NA/cm-3101410151016WS/eV4.374.314.25WS/eV4.874.934.992.

Si

材料在不同的掺杂浓度下的功函数WS（单位：eV）N型半导体中杂质浓度的增加，功函数逐渐减小金属与半导体的功函数WN型P型ND/cm-3101410151016NA/cm-3101410151016WS/eV4.374.314.25WS/eV4.874.934.992.

Si

材料在不同的掺杂浓度下的功函数WS（单位：eV）P型半导体的掺杂浓度越高，功函数反而会变大感谢观看功函数对阈值电压VT的影响AlSiO2P

SiEFSEVi

EEcEF

AlWAlWSVG

0VP

SiO xxdVOX

S

Al栅金属与半导体功函数差对VT的影响(a)

(b)图（a）所示是一个普通MOS结构的能带图。当用金属铝来做栅极时，由于铝的功函数较小（约为WAl=4.13eV），通常小于半导体的功函数。因此，即使不施加栅压，栅极也会与半导体衬底发生电子交换，见图（b）所示。功函数对阈值电压VT的影响EF

AlAl2SiOP

SiEiEFSEVEcqVOXSq

dxP

SiGV

'ms

(c)(d)图（c

）所示的是这种电子交换结束时，并且在达到新的平衡态时的能带图。当栅极金属功函数较小时，半导体表面能带通常向下弯曲。为使半导体表面能带变平，需要在栅极施加补偿电压VG’，如图（d）所示。数值上，

VG’=φms。考虑φms后，VT修正为下式(P-Si)。功函数对阈值电压VT的影响

1/

2sA FPTmsFPoxC4

ε qN

V

φ

表面态电荷密度QSS对VT的影响VG

0VP

SixdO xQSSF

AlEAl2SiOP

SiEcEiEFS

EVSq

栅氧化层中有效表面态电荷密度QSS对VT的影响图（e）显示了栅氧化层中各种正电荷以及Si-SiO2界面的界面态对半导体表面的影响，图中用有效表面态电荷密度QSS来等效，它位于Si-SiO2界面SiO2一侧，这样来等效，便于问题的处理。图（f）则显示了半导体表面受QSS作用后能带的弯曲情形。(e)

xd

(f)表面态电荷密度QSS对VT的影响P

SiOxGOXCV'

'

QSSAl SiO2P

SiiEFSEVEcEF

AlEWAl(g)

(h)图（g）显示了为平衡SiO2层中有效表面态电荷密度QSS对半导体表面的影响，施加补偿电压VG’

的情形。在数值上该补偿电压需满足：VG’

=－（QSS/Cox）。一般地，由于QSS>0，因此，有VG’

<0。图（h）则显示了这种补偿效果，这时半导体表面能带被拉平。表面态电荷密度QSS对VT的影响栅氧化层中有效表面态电荷密度QSS对VT的影响

1/

2TmsFPoxQ

CC4

εs qN

A

FPV

φ

SSOX

电荷耦合器件CCD1969年，美国贝尔实验室的两位科学家Willard

Boyle（韦拉德·博伊尔）和George

Smith（乔治·史密斯）发明了电荷耦合器件CCD——ChargeCoupled

Device。作为一种高分辨率的图像传感器，CCD器件拥有许多优异的性能。它广泛应用于电视摄像机、数码相机、扫描仪以及其它各类影像监视仪器中。它可直接将光信号转换为电信号，电信号再经过放大和模数转换，即可实现图像信号的采集、存储与传输。电荷耦合器件CCD电荷耦合器件CCDCCD器件具有以下特点：① 体积小、重量轻；② 工作电压与功耗较低，并且抗冲击与振动、性能稳定、寿命长；③ 灵敏度高、噪声低，信号动态范围大；④ 响应速度快，且有自扫描功能，图像畸变小；⑤ 集成度高，容易批量制造、成本低。电荷耦合器件CCDCCD器件的结构单元，是由一系列紧密排列的MOS电容所构成的。CCD结构单元就是所谓的MOS电容单元。在它工作时，光生电子能被收集在表面势阱中。CCD器件就是由这些彼此间隔极小的金属—氧化物—半导体电容阵列所构成的。电荷耦合器件CCD景物的影像光线产生电子-空穴对，对应地在VG端施加一正脉冲，从而产生一势阱。此时，空穴因带正电荷而被排斥走，电子带负电荷而被吸引进势阱中，这些电子被称为信息电荷，它反映了光照的强弱，并暂时被储存在所谓的电子势阱中，然后由序列栅脉冲将信息电荷所反映的影像信息传递理想MOS电容的C-V特性MOS电容VΔV直流偏压交流小信号

信号电流

igP-SiC(V)

dQ定义：dV或者近似Δ

QC(V)

ΔV半导体表面处于多子积累状态，电容值基本不变dxdΔ

x

Δ

QQ

Δ

QVGoxVφSP

SiSiO2Q1.

栅极直流偏压满足

VG<0;（以P-Si为衬底）理想MOS电容的C-V特性 2 εSiO

ε0oxoxtC(V

)

C

理想MOS电容的C-V特性2.

栅极直流偏压满足

0<VG<VTdxdΔ

x

Δ

QQ

Δ

QVGoxVφSP

Si2SiOQG

V

=V，V

Vox

φSdV

dVox

d

φSdQC(V)

C(V

)CoxCS

dVox

d

φS1 1

1因此则有设随着VG增加，表面空间电荷区厚度增大，Cs减小，MOS电容减小理想MOS电容的C-V特性GVCoxCs

C(V

)等效电路CS

满足SdCx

εSi

ε0εSi为硅的相对介电常数11.9，dx

为表面空间电荷区厚度。1C(V

)CoxCS

1

13.

栅极直流偏压满足

VG>VT理想MOS电容的C-V特性xdmΔ

xdΔ

QQ

Δ

QVGP

SiQ电子-空穴对产生理想MOS电容的C-V特性VGC

(V)CFBCox高频f

>1kHz低频

f

<

100Hzi)

高频情况

(f>1kHz)oxSioxCoxCoxε tC(V

)

Cox

CS

Cox

CS

C

1

εSiO2xdm1

C

S

ii)

低频情况(f<100Hz)oxC(V)

CCmin

10

8

6

4

2

O

2 4 6 8

10理想C-V特性曲线了解描述晶格的基本方法掌握晶向、晶面的概念和计算方法熟记常见的晶向和晶面010203

晶体是由晶胞周期性重复排列而成，整个晶体就像是网格，称为晶格。

组成晶体的原子或离子的中心位置称为格点，格点的总体称为点阵。一、描述晶格的基本方法XYZaa

bc

晶

轴按其晶胞的三维结构建立坐标轴；一般以晶格常数a作为晶轴的长度单位。一、描述晶格的基本方法二、晶向的概念与计算zybacl1x2ll3ORP

R

l1a

l2b

l3c若l1：l2：l3不是互质的，则要通过l1：l2：l3=

m：n：p化为互质整数，mnp就称为晶列指数，写作[mnp]，用来表示某个晶向。二、晶向的概念与计算XYZaa

R

aa

ab

aca

:

a

:

a

1

:

1

:

1三、晶面的概念与计算晶格中的所有格点也可看成全部位于一系列相互平行等距的平面系上，这样的平面系称为晶面族，通常我们用晶面指数来表示晶面的不同取向。XYZa三、晶面的概念与计算首先确定该晶面在晶轴上的三个截距，并以晶格常数为单位表示截距值。然后取截距的倒数，并化简成最简单的整数比。最后将此结果以“(hkl)”表示，即为此平面的晶面指数。三、晶面的概念与计算a3axyz2a0:1

:

1 1a 3a 2a

6

:

2

:

3解：答：该晶面的晶面指数为：（623）四、三种重要的晶面和晶向XZaXYZaY[100](100)立方晶格中晶列指数和晶面指数相同的晶列和晶面是相互垂直的，如[100]晶向和（100）晶面垂直。四、三种重要的晶面和晶向YXZaaXYZaa[111](111)四、三种重要的晶面和晶向YZaaYXZaa[110]X(110)沿晶格的不同方向，原子排列的周期性和疏密程度不尽相同，由此导致晶体在不同方向的物理特性也不同，这就是晶体的各向异性。受金属栅极与半导体衬底材料功函数不同的影响，当它们之间的接触电势差为φms时，曲线将平移该数值，如图所示。对于绝大多数金属，由于φms<0，故曲线发生左移。实际MOS电容的CV特性1.

金属-半导体功函数差对

C-V

特性的影响VGC

(V)FBC

2

1

O

1

2

3高频C-V曲线（P-Si衬底）φms①②φ��①是理想情形；

②为平移后情形。图示:实际MOS电容的CV特性2.

Si-SiO2系统中有效正电荷面密度QSS的影响栅氧化层正电荷以及Si-SiO2界面的界面态的影响（通常用QSS来表达），实测C-V曲线通常也会发生左偏，其偏移量为QSS/Cox。VGC

(V)

2

1 O 1 2 3高频C-V曲线（P-Si衬底）CoxQSS−

���/���CFB①②考虑到上述两因素，C-V曲线总的平移量为：

���=

���−

������①为理想曲线；②为实测曲线。图示:了解描述晶格的基本方法掌握晶向、晶面的概念和计算方法熟记常见的晶向和晶面010203

晶体是由晶胞周期性重复排列而成，整个晶体就像是网格，称为晶格。

组成晶体的原子或离子的中心位置称为格点，格点的总体称为点阵。一、描述晶格的基本方法二、晶向的概念与计算zyb��l1x�2�3O���=�1�+�2�+�3�若l1：l2：l3不是互质的，则要通过l1：l2：l3=

m：n：p化为互质整数，mnp就称为晶列指数，写作[mnp]，用来表示某个晶向。二、晶向的概念与计算XYZaa�=��+��+���:�:�=1:1:1三、晶面的概念与计算晶格中的所有格点也可看成全部位于一系列相互平行等距的平面系上，这样的平面系称为晶面族，通常我们用晶面指数来表示晶面的不同取向。XYZa三、晶面的概念与计算首先确定该晶面在晶轴上的三个截距，并以晶格常数为单位表示截距值。然后取截距的倒数，并化简成最简单的整数比。最后将此结果以“(hkl)”表示，即为此平面的晶面指数。三、晶面的概念与计算�2�3����01:1:

1� 3�

2�=6:2:

3解：答：该晶面的晶面指数为：（623）四、三种重要的晶面和晶向XZaXYZaY[100](100)立方晶格中晶列指数和晶面指数相同的晶列和晶面是相互垂直的，如[100]晶向和（100）晶面垂直。四、三种重要的晶面和晶向YXZaaXYZaa[111](111)四、三种重要的晶面和晶向YZaaYXZaa[110]X(110)沿晶格的不同方向，原子排列的周期性和疏密程度不尽相同，由此导致晶体在不同方向的物理特性也不同，这就是晶体的各向异性。电容器一般是由彼此互相绝缘的两个导体，于中间由绝缘材料分隔，所构成的一种电子元件。在实际的电子电路中，我们常常能够见到各种类型的不同结构与形状的电容器。一、电容器在半导体集成电路设计中，通常也会用到一些电容器，但数量不多。考虑到半导体集成电路中电容的特殊性，常常只能制作一些小容量的电容器，通常其电容量C＜100PF。制作这类电容器，可以是PN结电容，也可以是MOS电容，或者是多晶硅电容等。考虑到电容的特殊性，半导体集成电路中以MOS电容为居多。一、电容器二、

MOS电容的器件结构集成电路中的MOS电容器。因其需占据较大的面积，一般需单独占用一隔离区，并使用N型衬底或外延层。MOS电容器，它的栅电极构成了该电容器的上电极，而下面的半导体衬底或掺杂层则构成了电容器的下电极。当在金属栅极上施加不同的电压时，在半导体导电层的表面上，会感应出空间电荷区以及反型层或者是多数载流子的积累层。二、

MOS电容的器件结构即半导体导电层的表面在带电情形时与普通电容器的带电情形存在一定的区别，这告诉我们这种MOS电容器，其性能应当与普通类型电容器存在一定的区别。二、

MOS电容的器件结构它需要独立占据一个隔离区，图中绿色区域显示为下电极，即半导体导电层例如n+区，蓝色区域为上极板，它通常由金属构成。左上方设计有一电极孔，下连半导体导电层，上连金属层。二、

MOS电容的器件结构半导体器件是由半导体材料所形成的。最终在半导体芯片制作完了以后。还要通过电力系统或者互联线的来实现各部分系统、电路间的连接，因此半导体器件是需要制作电极的。金属-半导体接触集成电路芯片中的金属互连金属与半导体接触金属-半导体接触SiAlSiO2金属与半导体接触金属-半导体接触金属与半导体之间形成的接触是符合欧姆定律的，也就是无论怎么施加电压，电流都是既可以从金属里流向半导体硅，也可以从半导体硅流向金属。这就是所谓的欧姆接触，接触点的IV特性如图中的曲线2所示。金属-半导体接触VI①②0以金属铝为例，如果这个半导体硅是N型，且掺杂浓度比较低，这个时候测量接触点的IV特性就会发现会形成图中的曲线1，我们会发现，这个曲线1和PN结的伏安特性曲线非常相似。如果金属一侧为高电位，半导体一侧为低电位，这个时候可以看到电流随电压迅速增大，也就是说电流可以从金属铝注入半导体。金属-半导体接触VI①②0反过来，如果金属铝这边的电位比较低，而半导体一侧电位定位比较高。这个时候会发现电流很小，基本上可以认为电流为0，也就是说此时接触点呈现出反向截止的特性。而当反向电压达到某一特定值的时候，我们就会看到。金属与半导体接触点会突然出现电流迅速增大的现象，类似于PN结的反向击穿现象。金属-半导体接触VI①②0金属-半导体接触一种是欧姆接触，另一种是整流接触，也称为肖特基接触。欧姆接触的时候，接触点只表现为一定的接触电阻，电流可以流进流出接触点，而整流接触的时候，接触点就呈现出单向导电性。什么情况下会形成欧姆接触？金属-半导体接触什么情况下会形成整流接触？当金属与半导体接触时，形成的肖特基势垒很低或者不形成势垒而是形成多子积累层。欧姆接触例如金属Pt（铂）与Si

的接触就是属于这种类型。欧姆接触半导体表面耗尽区的复合成为控制电流的主要机制，从而使接触电阻大大降低，并形成良好的欧姆接触。当金属与半导体接触时，形成的肖特基势垒很低或者不形成势垒而是形成多子积累层。是指将半导体表面打磨或吹砂，使之产生大量的晶格缺陷，从而形成许多复合中心，并形成良好的欧姆接触

。欧姆接触因为上述隧道过程对势垒厚度很敏感，一般要求高掺杂区杂质浓度须大于1019

�

�3。当金属与半导体接触时，形成的肖特基势垒很低或者不形成势垒而是形成多子积累层。是指将半导体表面打磨或吹砂，使之产生大量的晶格缺陷，从而形成许多复合中心，并形成良好的欧姆接触

。在半导体表面，采用一定的工艺方法形成高掺杂薄层，使得所形成的势垒区很薄，从而产生量子效应——隧道效应

，来实现欧姆接触。欧姆接触集电极高掺杂区P

SiP

P

Pn

e bcn

N

肖特基势垒与整流接触金属N型半导体E0mWWScEEvEFSEFm一般来说金属材料它的功函数比N型半导体要高，也就是说WM大于WS的。左图中金属和N型半导体尚未接触，因此从能带图中可以看到，两个材料之间不存在电子交换。

肖特基势垒与整流接触金属N型半导体E0mWSWcEEvEFSEFm那我们看到图的EFM表示的金属的费米能级。E0是真空的能极，EFS表示的是N型半导体的费米能级。那大家注意，现在这两种材料的费米能级是不一样的。金属和半导体的费米能级统一了，这点和PN结的形成过程有类似之处，由于我们看到金属与半导体的功函数不一样，因此，他们一旦接触以后，就会产生电子交换。由于半导体一侧费米能级比较高，所以N型半导体里面导带的电子会倾向于通过金属与半导体接触的交界面流向金属。最终使得N型半导体这边失去电子，留下了带正电的失主离子;肖特基势垒与整流接触自建电场金属

N型

半导体E0vEEcEFSFmEm

qVD而当电子流到金属去以后，由于金属中一般来讲有比较多的自由电子。来自半导体的自由电子一般就停留在交界面附近，这样一来，随着N型半导体电子流向金属。在交界面的左侧就出现了电子聚焦的负电荷区域，在交界面右侧出现了施主离子聚焦的正电荷区域，就类似PN结一样，形成一个所谓的空间电荷区。这个空间电容器必须存在由正电荷指向负电荷的自建电场，也就是由N型半导体指向金属的。肖特基势垒与整流接触自建电场金属

N型

半导体E0vEEcEFSFmEm

qVD随着这种流动的进行，自建电场的电场强度也是越来越强。当然了，金属那边积累的自由电子和半导体那边的施主正离子也是越来越多，所以这个自建电场越来越强。自建电场的产生，它会阻碍N型半导体中的电子继续向金属一侧流动，最终就会达到平衡。肖特基势垒与整流接触自建电场金属

N型

半导体E0cEEvEFSFmEm

qVD在这个过程中，可以看到N型半导体这边有较多的正电荷，所以它的电子势能是呈现下降的趋势。费米能极和导带、价带的能级都是往下移动的，那么往下移动的距离的话，应该来讲是EFS和EFM的差。那我们看到最后EFM和EFS属于同一水平线上。也就是当平衡时，费米能级达到了统一。肖特基势垒与整流接触自建电场金属

N型

半导体E0cEEvEFSFmEm

qVD肖特基势垒与整流接触自建电场金属

N型

半导体E0cEEvEFSFmEm

qVD肖特基势垒最早研究了金属半导体接触提出了肖特基势垒的概念和理论。我们会发现，这种肖特基接触所形成的空间电荷区，主要是在N型半导体一侧。金属那边的自由电子负电荷主要积累在金属的表面，所以我们看到它这个势垒跟普通PN结势垒相似，又有点不一样。所以肖特基接触所呈现的IV特性和PN结类似，但也有一些区别。肖特基势垒与整流接触关于整流接触的热电子发射理论��热电子发射理论认为：

在一定温度T下，总有少量位于费米能级�

附近的电子因获得足够能量而逸出金属表面，这种现象称为热电子发射。同样地，对于半导体来说，也总会存在少量位于导带底附近的电子因获得足够能量而逸出其表面的现象发生。cvEEFSFmE

mD

EqV平衡时的肖特基势垒能带图(a)肖特基势垒与整流接触c

EEvEFSEFmm

Dq(V

V

)(b)反向偏压作用下cEEvEFSFmEm

q(VD

V

)(a)正向偏压作用下金-半整流接触伏安特性方程�

=��(�𝒒/𝒌−

�)其中

��

=

�⋅

𝒌��−��/𝒌A为结面积，C为常数。肖特基势垒二极管金属-半导体接触的应用——肖特基势垒二极管肖特基势垒二极管，简称SBD——Schottky

Barrier

Diode

a.

SBD器件外形图Si-PN结二极管FSBD

(V

)VIF(mA)b.

SBD伏安特性曲线肖特基势垒二极管金属

Al

或MoN型外延层欧姆接触

负极正极

势垒区N+-Sic.

一种SBD器件结构图(剖面)SBDd.

电路符号主要特点结构简单几何尺寸小输入阻抗高功耗低性能稳定MetalOxideSemiconductorFieldEffectTransistorMOS型晶体管全称是MOS型场效应晶体管，简称MOS管。MOS型晶体管的基本结构英文名称为：金属氧化物半导

体场效应晶体管——MOSFETm

o

s

型晶体管更

适

于大规

模

集成MOS型晶体管的基本结构(b)

nMOS型晶体管三维透视图FoxFoxP

Sin

n

n

n

P

Si(a)

nMOS型晶体管基本结构MOS电容MOS型晶体管的基本结构S：Source（源极或源区）D：Drain（漏极或漏区）G：Gate（栅极）B：Bulk（衬底）Fox：Field

oxide（场氧化层）n

n

P

Si(a)

nMOS型晶体管基本结构FoxSGD Fox栅SiO2B在集成电路中，为了防止寄生沟道的产生，使器件之间意外导通，还要在器件周围生长出一层比较厚的氧化层进行隔离，称为场氧化层MOS型晶体管的基本结构n

n

P

Si(a)

nMOS型晶体管基本结构

值得说明的是，在器件没有接入电路之前，源区和漏区是完全相同的结构，此时任意n+结构都可定义为源区或者漏区。当器件接入电路时，对于NMOS管，电位低的一端定义为源区，电位高的一端定义为漏区。Pmos管则相反；电位高的一端位为源，电位低的一端为漏一、MOS型晶体管的工作原理SDGn

n

P

SiBGSVVDSDSIDSBVVDSDSIG

GS

BS短接在栅源之间施加一个正向电压VGS在漏源之间施加正向电压VDS(a)

NMOS管工作原理电路图 (b)

等效电路及其电路符号图当VGS等于零的时候，沟道区为空穴导电，电子不能从源区到达漏区，形成电流；当VGS增大时，会排斥衬底表面的空穴，并吸引衬底中的电子到表面聚集，形成反型层；当VGS继续增大到达某一值时，沟道表面的电子浓度增大，形成强反形层。电子沟道一、MOS型晶体管的工作原理SDGn

n

P

SiBVGSDSVIDS电子沟道DSBVVDSIDSG

GS

(a)

NMOS管工作原理电路图 (b)

等效电路及其电路符号图在VDS作用下，源区中的电子通过电子导电沟道到达漏区，形成漏源电流；当增大VGS时，导电沟道的电子浓度会增加，漏极电流IDS也会随之增大。二、MOS型晶体管的转移特性曲线DGn

S n

P

SiBVGSVDSIDS电子沟道转移特性曲线保持漏源电压VDS不变的情况下，测量漏极电流IDS随栅源电压VGS的变化情况。二、MOS型晶体管的转移特性曲线SDGn

n

P

SiBVGSVDSVGS电子沟道IDSIDSVT

0O(c)

nMOS管转移特性曲线（增强型）没有形成沟道强反型层之前，漏区和沟道区之间的pn结反偏，源区与沟道区之间的pn结零偏。

此时，施加漏源电压VDS，漏源之间也不会有电流通过。只有少数电子被漏区pn结反偏电压扫入，形成pn结反偏漏电流。该电流非常微小，可以忽略不计。二、MOS型晶体管的转移特性曲线SDGn

n

P

SiBGSVVDSDSI当VGS继续增大时，沟道区反型层电子浓度也随之增大，沟道电阻变小，因而漏极电流IDS也随之上升。VGS电子沟道IDSVT

0O(c)

nMOS管转移特性曲线（增强型）VGS大于某值，表面沟道区进入强反型状态二、MOS型晶体管的转移特性曲线SDGn

n

P

SiBVGSVDS沟道区形成强反型层时所对应的栅极电压，称为“阈值电压”，用VT表示。阈值电压VT>0的nMOS管，称为“增强型nMOS晶体管”。VGS电子沟道IDSIDSVT

0O(c)

nMOS管转移特性曲线（增强型）二、MOS型晶体管的转移特性曲线GSVDSITV

0O(c)

nMOS管转移特性曲线（增强型）VGSIDSVT

0

O(d)

nMOS管转移特性曲线（耗尽型）主要特点VT

>

0（增强型）VGS

>

VT（阈值电压）主要特点VT

<

0（耗尽型）在栅源间施加一个反向的负电压，才会将强反形层中的电子排斥走。当强反型层消失时，漏源电流为零。我们将强反型层消失时的栅源电压值，被定义为耗极型的阈值电压。三、pmos型晶体管的工作原理SDGp

p

N

SiBGSVDSVIDS空穴沟道DSBVVDSIDSG

GS

(e) (f)当在栅极G施加负栅压时，且满足︱VGS︱

>︱VT︱时，便形成空穴沟道，这时在D端施加一漏极电压，注意应有VDS<0，即负的漏极电压，就会形成漏极电流IDS，电流实际方向为S到D。pmos管的源漏是P型四、Pmos管的转移特性曲线pMOS管(增强型)VGSIDSOVT

0(i)

pMOS管转移特性曲线（增强型）VT

0VGSIDSO(j)

pMOS管转移特性曲线（耗尽型）主要特点VGS

<

VT（阈值电压）；VT

<

0（增强型）;MOS

管输入电阻

Ri

→∞。主要特点VT

>

0（耗尽型）栅源电压为零时产生漏源电流，即存在强反形层pMOS管(耗尽型)MOS型晶体管的分类增强型V

G

S

=

0

，

沟道区没有强反形层耗尽型VGS

=0，沟道区已经存在强反型层N型沟道增强型mos管N型沟道耗尽型mos管P型沟道增强型mos管P型沟道耗尽型mos管MOS型晶体管的分类MOS型晶体管的4种类型NMOS增强型VT>0P-SiN+电子沟道耗尽型VT<0PMOS增强型VT<0N-SiP+空穴沟道耗尽型VT>0源漏区的掺杂情况和mos管的类型是一致的即N沟道mos管它的源漏区掺杂的是N型杂质，Pmos管掺的是P型杂质MOS型晶体管的分类MOS型晶体管的4种类型NMOS增强型VT>0P-SiN+电子沟道耗尽型VT<0PMOS增强型VT<0N-SiP+空穴沟道耗尽型VT>0MOS型晶体管的分类nMOS

增强型GDSB(a)GBpMOS

耗尽型GDSB(d

)GDSnMOS

增强型GDSpMOS

增强型MOS晶体管的电路符号D DB GS S(b) (c)nMOS耗尽型 pMOS

增强型MOS晶体管的简化符号MOS型晶体管的分类nMOS

增强型GDSB(a)GnMOS耗尽型 pMOS

增强型BpMOS

耗尽型GDSB(d

)MOS晶体管的电路符号D DB GS S(b) (c)MOS型晶体管的分类结构图SDGn

n

P

SiBAL栅或多晶硅栅符号图GDSBAL栅或多晶硅栅MOS型晶体管的分类结构图符号图SDGn

n

P

SiBGDSBn+区n+区MOS型晶体管的分类结构图符号图SDGn

n

P

SiGS沟道区，VGS=0D 时无强反型层，增强型BVGS=0时，沟道无强反型B层MOS型晶体管的分类结构图符号图SDGn

n

P

SiBGDS箭头指示电流方向：从p型衬底指向n型沟道BN型沟道区N型沟道区MOS型晶体管的分类SDGn

n

P

SiB结构图沟道区，VGS=0时有强反型层，耗尽型VGS=0时，沟道已有强反型层符号图GDSBMOS型晶体管的分类SDGBp

p

N

Si结构图P型沟道区N型硅衬底符号图GDS箭头指示电流方向：从p型衬底指向n型沟道BMOS型晶体管的分类SDGBp

p

N

Si结构图VGS=0时，沟道已有强反型层符号图GD

沟道区，V

=0时GS有强反型层，耗尽型SBMOS型晶体管的分类

集成电路中衬底的连接，电位都是有固定位置的，NMOS管衬底是接地的，Pmos管的衬底是接电源的，即使不画衬底，也可知道其位置。MOS型晶体管的分类GDSGDS栅MOS型晶体管的分类GDSGDS沟道MOS型晶体管的分类GDGDSSnMOS

增强型 pMOS

增强型漏区源区增强型PMOS的阈值电压为负值，只有在栅源间施加大小大于阈值电压负向电压时才会导通。如果在源极接电源的话，栅极就要接一个低电平才能形成负向电压。NMOS管输入高电平时导通，Pmos管输入低电平时导通MOS型晶体管的基本特征电压控制型器件驱动功率比双极性晶体管小输入电阻极高工作时，消耗更低的功率MOS型晶体管的基本特征结构比较简单

MOS晶体管的几何尺寸已达纳米级集成度高

M

O

S

型集成电路的集成度远高于双极型集成电路MOS型晶体管的基本特征工艺步骤少

MOS结构制作完，可同时进行源漏区掺杂，光刻次数少。成品率高

光刻次数和晶圆经历的高温次数少。MOS型晶体管的基本特征漏极电流有负温度系数工作时热稳定性好噪声系数低MOS型晶体管为单极型器件，无复合电流，有更低的噪声系数。MOS型晶体管的基本特征导通电阻较大

漏源间导通压降随导通电阻增大，

增加了导通功耗跨导与VGS有关

跨导与输入栅源电压VG

S

有关，输出漏极电流线性变差MOS型晶体管的基本特征导电载流子单极性电子或空穴双极性电子与空穴输入阻抗Ri高109～1015Ω低103～106Ω噪声系数NF低适合低噪声放大较高普通放大功耗P低适合高集成较高难于高集成温度稳定性好电学参数稳定较差容易随温度变化导通电阻Ron较大无电导调制小有电导调制线性放大较差失真较大好适合信号放大开关速度快适于VLSI较快仅适于SSI、MSI驱动方式驱动功率低电压控制驱动功率高电流控制抗辐射能力强参数变化小较差hFE、β

下降工艺要求高洁净度要求高一般一般洁净度理想情况下MOS管阈值电压的表达式在栅电压VGS=0时，MOS晶体管半导体表面的能带为平带状态。什么是理想情况下的MOS晶体管？栅电极与半导体衬底之间的无功函数差，即接触电势差�

_ms=0。栅氧化层中不存在任何表面态电荷。需具备以下两个条件：以

nMOS

晶体管为例，理想情况下阈值电压表达式为不考虑表面态电荷和金属-半导体功函数差的情况下，使沟道近源区产生强反型层的栅极电压值：降落在栅氧化层端的电压产生强反型层时的半导体表面势理想情况下MOS管阈值电压的表达式���=

�����QM与半导体表面空间电荷区中感应出的负电荷密度QSC大小相等，电性相反。所以我们可以将QM写成-Qsc。理想情况下MOS管阈值电压的表达式��������=

���=- ��� =1(2�������) 2���理想情况下MOS管阈值电压的表达式�� =

(2�������)1

2���+��当近源端沟道区产生强反型层时，要满足表面势�

_s≥2�

_�

�。)1/

2TFP(4

ε

qN

φVC

S A FP

2

φOX理想情况下MOS管阈值电压的表达式)1/

2TFP(4

ε

qN

φVC

S A FP

2

φOXFPiq nφ

kTln

NA理想情况下MOS管阈值电压的表达式理想情况下MOS管阈值电压的表达式MOS型晶体管阈值电压的定义NMOS晶体管工作原理图P

Sin

n

SGB耗尽层电子沟道VGS

DIDS源和衬底之间需要短接栅源之间接正向电压VGS漏源之间施加正向电压VDSMOS型晶体管阈值电压的定义NMOS晶体管工作原理图P

Sin

n

SGBVGS

DIDS�s高低由于漏源电压VDS的存在，沟道区存在着s横向压降，使得表面势�

在靠近漏区最大，近源区最小。实际MOS栅氧化层两端的电位差沿沟道区各处也不相同，近漏区一侧电位差最小，近源区一侧电位差最大。反型层厚度在电位差大的一端厚，电位差小的一端薄，即靠近源端最厚，漏端最薄。MOS型晶体管阈值电压的定义NMOS晶体管工作原理图P

Sin

n

SGBVGSDIDS�s高低MOS型晶体管阈值电压的定义

当MOS晶体管位于近源端处的沟道区出现强反型层时，施加于栅源两电极之间的电压称为MOS晶体管的阈值电压，用VT表示。�

��与�

�

�

对阈值电压的影响01金属、半导体功函数不同02栅氧化层电荷效应03衬底偏置效应（体效应）04短沟道效应一、金属——半导体功函数不同对阈值电压的影响功函数的概念

指一个位于费米能级的电子由金属或半导体内部逸出到真空中所需的最小能量。一、金属——半导体功函数不同对阈值电压的影响N型P型ND/cm-

3101410151016NA/cm-

3101410151016ws4.374.314.25ws4.874.934.99N型Si和P型Si在不同掺杂浓度下的功函数（单位：eV）绝大多数金属功函数在4.0

~

5.0eV金属铝的功函数为4.13eV，金的功函数为5.06eV一、金属——半导体功函数不同对阈值电压的影响Al的功函数为4.13eV，比P型Si衬底的功函数小当形成MOS结构时，Al中的电子容易挣脱束缚，流向P-Si衬底，与衬底表面的空穴复合，留下一层受主负离子Al则因失去电子带正电与理想状态下，在栅极施加正向电压相似功函数差使栅极与Si衬底交换电子一、金属——半导体功函数不同对阈值电压的影响GV

'q

WAl

WS功函数差使栅极与Si衬底交换电子

金属与半导体之间存在电位差，称为 。欲消除该电位差，需在栅极上施加一个大小相等，方向相反的补偿电压，即平带电压V’GφmsW

W

m

Sq一、金属——半导体功函数不同对阈值电压的影响功函数差使栅极与Si衬底交换电子通常情况，金属半导体接触电位差用�𝒎表示：Wm

为金