CN114725124B 一种基于铁电肖特基隧穿结的半导体结构及其制备方法 （西安电子科技大学杭州研究院）

一种基于铁电肖特基隧穿结的半导体结构本发明涉及一种基于铁电肖特基隧穿结的所述掺杂区的上表面与所述沟道层的上表面齐通过铁电层控制铁电肖特基隧穿结宽度来实现2铁电层，设置在所述第一电极层和所述第二电极层之间，并且覆盖第三电极层，所述第三电极层设置在所述铁电层和所述栅介质层和导电层，由下至上依次堆叠在所述沟道层和所述铁电层之间，7.根据权利要求1或2所述的半导体结构，其特在所述衬底的上表面由下至上依次形成第一对部分所述沟道层进行离子注入以形成掺杂区，其中未进行离子注入的部分为本征对所述第一电极层和所述第二电极层进行退火处理，使它们与所述沟在所述第一电极层和所述第二电极层之间形成铁电层，并在所述铁电层和所述第二电极层的上表面形成第三电极层，且3在形成所述铁电层之前，在所述第一电极层和所述第二电极层在所述第一窗口和所述第二窗口处形成所述去除所述第一电极层上表面的部分所述隔离材料层，从而形4结宽度来实现器件的开关及存储，使得开关控制具有良好非易失性阻抗特性和单向导电5较大功函数的第一电极层金属和较低掺杂浓度的半导体(即本征区)所形成的宽势垒铁电特基隧穿结宽度来实现器件的开关及存储，使得开关控制具有稳定特性且具有单向导电6[0039]图1给出了本发明的基于铁电肖特基隧穿结的半导体结构三电极层700设置在铁电层600和第二电极层500与第一电极层400形成铁电肖特基隧穿结。掺杂区302的掺杂浓度可为1×1018cm-3至1×1020cm-37Nb2O7、O32O38刻对铁电层以及电极金属的污染。而隔离层1100减小了第三电极层700的横向电场对铁电层400的金属功函数较大，因此此时第一电极层400和本征区301形成的肖特基势垒宽度较[0064]本发明还提供所述基于铁电肖特基隧穿结的半导体结构的制备方法，结合图2-9从而在第一电极层400和第二电极层500之间形成铁电层，并使其覆盖第一电极层400的部[0082]在一些具体实施例中，首先通过原子层淀积形成栅介质层800，使其覆盖沟道层窗口和所述第二窗口处形成第三电极层700，使铁电层600和第二电极层500电学连接；最[0093]选择依次由Si作为衬底100、SiO2作为第一隔离层200和Si作为沟道层300组成的50s，1000℃的快速退火。将退火后所得结构在NH4F溶液浸泡30s，然后在去[0099]首先利用超真空化学气相淀积工艺，淀积SiO2栅介质层800，具体步骤如下：以SiO2[0105]选择依次由Ge作为衬底100、SiO2作为第一隔离层200和Si作为沟道层300组成的[0111]首先利用超真空化学气相淀积工艺，淀积SiO2栅介质层800，具体步骤如下：以SiO2[0117]选择依次由Si作为衬底100、SiO2作为第一隔离层200和Si作为沟道层300组成的50s，1000℃的快速退火。将退火后所得结构在NH4F溶液浸泡30s，然后在去[0123]首先利用超真空化学气相淀积工艺，淀积SiO2栅介质层800，具体步骤如下：以SiO2任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，