大学本科一年级计算机科学与技术专业《计算机系统硬件架构解析》单元教学设计

大学本科一年级计算机科学与技术专业《计算机系统硬件架构解析》单元教学设计

一、课程导引与宏观定位

（一）课程定位与价值

本单元内容为计算机科学与技术专业核心基础课程“计算机组成原理”的开篇部分，亦是为“操作系统”、“嵌入式系统”、“微机原理与接口技术”等后续课程奠定硬件基础的基石。其核心任务在于揭示计算机这一复杂系统的抽象层级，使学生建立起从高层软件到底层硬件之间映射关系的宏观图景。这不仅是一门硬件知识课程，更是一次思维方式的训练，旨在培养学生理解系统、分解复杂问题的能力，为其未来从事系统级开发、高性能计算、嵌入式设计乃至底层软件开发提供不可或缺的理论支撑。【非常重要】【基础】

（二）教学目标三维解构

1.知识与技能目标：学生能够准确复述冯·诺依曼体系结构的基本思想与核心组成部分；能够绘制计算机硬件系统的组成框图，并解释各部件（运算器、控制器、存储器、输入设备、输出设备）的功能及其协同工作流程；理解并区分存储器的层次结构（Cache、内存、外存）及其设计初衷；掌握数据在计算机内部的表示与基本运算规则（以定点数为主）。【重要】

2.过程与方法目标：通过案例剖析（如指令执行过程）与系统建模，引导学生运用抽象与分解的方法理解复杂系统；借助模拟器实验或逻辑电路仿真软件，初步体验硬件描述与数据通路设计，培养工程直觉与动手实践能力。【重要】

3.情感态度与价值观目标：激发学生对计算机硬件底层奥秘的探索欲，培养严谨求实的科学精神和系统思维；通过对计算机发展史与前沿技术的介绍，引导学生感悟技术演进的内在逻辑与创新精神，树立自主科技创新的意识。

（三）教学对象学情分析

授课对象为大学本科一年级新生，他们已经具备了一定的逻辑思维能力和基本的数电、模电基础（或正在并行学习），但对计算机系统的整体认识尚停留在用户层面，对程序如何在硬件上执行、数据如何在机器中表示等问题存在认知断层。学生的抽象思维能力和工程实践能力尚在养成中，对硬件细节可能存在畏难情绪。因此，教学设计需注重直观性、层次性和启发性，从生活实例和简单模型入手，逐步引导其进入抽象的硬件世界。

（四）教学重难点精确定位

1.教学重点：【基础】【重要】冯·诺依曼体系结构的基本思想与核心部件功能；指令在计算机中的执行过程（指令周期）；存储器层次结构及其设计思想。

2.教学难点：【难点】【高频考点】指令在数据通路中的具体流动与控制机制（微操作序列）；CPU内部核心组件（ALU、寄存器组、控制单元）的协同工作原理；数据表示中，特别是补码的运算规则及其溢出判断。【难点】

（五）教学方法与理念

秉承“以学生为中心”的课改理念，本单元采用“问题驱动—理论剖析—案例验证—实践探索”的四阶教学模式。综合运用讲授法、图示法、类比法、案例教学法、小组协作探究法以及基于仿真软件的实践教学法。核心在于将静态的硬件知识转化为动态的思维过程，通过设计环环相扣的问题链，引导学生主动构建知识体系，而非被动接受信息。

二、教学实施过程深度设计（共计4学时，每学时50分钟）

本部分为教学设计的核心，详细展开每一环节的师生互动与内容组织。

（一）第一学时：从抽象到具体——揭开计算机硬件的神秘面纱

1.课程导入：从“HelloWorld”到“电流脉冲”（约8分钟）

（1）问题链启动：教师首先在黑板上写下经典的C语言语句“printf(“HelloWorld”);”，并提问：“当我们在键盘上敲下回车，屏幕上出现这行字，这一秒钟之内，计算机内部到底发生了什么？”引导学生从应用层思考，激发认知冲突。学生可能回答“程序运行了”、“CPU处理了”等，但无法深入细节。

（2）类比引入：教师以“人类厨师做菜”为例进行类比。输入设备是“采购的食材和菜谱”（如同键盘输入的指令和数据），存储器是“厨房的储物柜和操作台”（存放食材、菜谱和半成品），运算器是“厨师的刀工和火候技能”（对食材进行加工），控制器是“厨师的大脑”（根据菜谱指挥手脚何时切菜、何时开火），输出设备是“做好的菜肴”（呈现在屏幕上）。通过这个熟悉的场景，初步构建计算机五大部件的概念模型。【基础】

（3）揭示课题：基于上述类比，自然过渡到本讲的核心——冯·诺依曼体系结构，并引出优化后的课题“计算机系统硬件架构解析”，强调本讲旨在构建计算机的“骨架”。

2.核心概念构建（一）：冯·诺依曼体系的黄金法则（约20分钟）

（1）历史背景与思想精髓：简要介绍冯·诺依曼及其“存储程序”思想的革命性意义。【重要】强调这一思想的核心：“将指令作为二进制代码预先存储在存储器中，计算机自动、连续地从存储器中取出指令并执行。”这是现代通用计算机的基础。

（2）五大部件功能深度解析：

①运算器（ALU-ArithmeticLogicUnit）：【基础】数据加工的场所。教师需强调其核心是算术逻辑单元，能执行加、减、与、或等基本操作。在黑板或PPT上展示ALU的符号，并标明输入（操作数A、B）、输出（运算结果）以及控制信号（来自控制器，指示进行何种运算）。

②控制器（ControlUnit）：【非常重要】指挥调度的中心。讲解其两大子部件：程序计数器（PC）【重要】用于存放当前正在执行指令的地址，且有自动加一的功能（指向下一条指令）；指令寄存器（IR）【重要】用于存放当前正在执行的指令。控制器的核心就是根据IR中的指令，译码并产生一系列控制信号，协调其他部件工作。

③存储器（Memory）：【基础】数据与指令的仓库。强调其按地址访问的线性结构，区分“存储单元”、“存储字”、“存储字长”等概念。【重要】指出内存属于“易失性”存储器，断电后数据丢失。

④输入设备（InputDevice）与输出设备（OutputDevice）：【基础】人与计算机交互的桥梁。列举键盘、鼠标、显示器、打印机等常见设备，并强调它们通过接口电路与主机相连。

（3）框图绘制与互动：教师在黑板上逐步绘制经典的冯·诺依曼体系结构框图，用箭头清晰地标出数据流（实线）和控制流（虚线）。要求学生同步在笔记本上绘制，并随机点名请学生在黑板上的框图中标出五大部件。通过这个活动，强化学生的视觉记忆和概念关联。

3.核心概念构建（二）：微观世界的指令之旅（约17分钟）

（1）引出问题：五大部件如何协同工作，完成一条指令？我们以一条简单的加法指令“ADDR1,R2”（将寄存器R1和R2的内容相加，结果存回R1）为例，剖析其执行过程。这是本节课的【难点】和【高频考点】，但也是理解计算机自动工作的关键。

（2）分解指令周期：将指令执行过程分解为“取指周期”和“执行周期”两个主要阶段。【重要】

①取指周期：

第一步：PC将指令地址送往存储器（地址总线）。教师强调PC中的值就是指令的地址，如同书签。

第二步：存储器根据收到的地址，找到对应的存储单元，读出其中存放的指令“ADDR1,R2”的机器码（假设为二进制串），并将其送往指令寄存器IR（数据总线）。

第三步：IR接收指令代码。

第四步：控制器自动将PC的内容加1，指向下一条指令的地址，为取下一条指令做好准备。

（3）执行周期（基于硬连线控制的简化模型）：

第一步：指令译码。控制器解析IR中的指令，识别出这是一条加法指令，操作数是R1和R2。

第二步：产生控制信号。控制器根据译码结果，发出一系列有序的控制信号：首先，控制信号打开R1和R2的输出门，将两个寄存器的值送往ALU的输入端；其次，向ALU发送“加法”操作的控制信号；最后，控制信号将ALU的计算结果写回R1（打开R1的写入门）。

（4）动态演示与板书结合：教师可以在黑板上用箭头和简笔画动态演示PC、IR、ALU、寄存器组在取指和执行阶段的状态变化。通过多遍、慢速的演示，帮助学生建立起“数据流动受控于控制信号”的动态过程。强调整个过程中，时钟信号为每一步操作提供了精准的时间节拍。

4.课堂小结与预习（约5分钟）

（1）回顾核心：师生共同回顾冯·诺依曼体系的五大部件及其功能，以及指令执行的基本流程。

（2）设置悬念：我们今天看到的CPU内部寄存器（R1，R2）是数据寄存器。指令执行的速度极快，但CPU的速度和内存的速度存在差距，如何解决这个矛盾？引出下一讲“存储器层次结构”的预习问题。

（二）第二学时：速度与容量的博弈——存储器的层次结构

1.复习导入与问题聚焦（约7分钟）

（1）快速回顾：通过提问快速回顾上节课的五大部件和指令执行过程。重点提问PC、IR、ALU的作用。

（2）速度鸿沟问题：教师提出核心矛盾——“CPU执行一条指令只需零点几纳秒，而从内存读取一个数据却需要几十纳秒，速度相差百倍。这意味着CPU大部分时间都在等待数据，这种情况被称为‘存储器墙’。”如何打破这堵墙？由此引出存储器的层次结构设计思想。

2.存储器层次结构全景图（约18分钟）

（1）层次化模型的提出：展示金字塔形状的存储器层次结构图。【非常重要】从塔尖到塔底依次是：寄存器、Cache（高速缓存）、主存（内存）、外存（辅存，如硬盘、SSD）。

（2）各层次特性分析：

①寄存器（CPU内部）：【基础】速度最快，与CPU零延迟同步；容量极小（几十到几百字节）；价格极高；由编译器或程序员直接管理（可见）。

②Cache（高速缓存）：【重要】【高频考点】位于CPU和主存之间，速度接近CPU，容量一般在几MB到几十MB；价格较高；完全由硬件自动管理（对程序员透明，但对系统设计者至关重要）。其工作原理基于程序的局部性原理【重要】（时间局部性和空间局部性）。教师用生活实例解释局部性：比如查字典，查到一个词，可能马上会再查它（时间局部性），也可能会查它附近的词（空间局部性）。

③主存（内存）：【基础】速度较慢（相对Cache），容量较大（几GB到几十GB），价格适中，是程序运行的主要场所，断电丢失数据。

④外存（硬盘/SSD）：【基础】速度最慢，容量极大（几百GB到几TB），价格低廉，永久保存数据，断电不丢失。

（3）层次结构的工作原理：教师重点讲解数据在各层次间的流动机制。当CPU需要数据时，先访问最快的Cache。如果命中（Cache中有），则高速获取；如果不命中（Cache中没有），则去内存中找，并将包含该数据的一个数据块（称为“缓存行”）整体从内存到Cache中。如果Cache已满，还需要根据某种淘汰算法（如LRU）将旧数据替换出去。这样，后续对附近数据的访问就都能在Cache中完成了。【难点】

3.深入Cache的工作细节（约15分钟）

（1）Cache的基本结构：介绍Cache由“数据”和“标签（Tag）”两部分组成。标签用于标识缓存行中存放的是内存中的哪一块数据。【重要】

（2）映射方式：简略介绍三种基本映射方式——直接映射、组相联映射、全相联映射。重点讲解最常用的组相联映射思想，即每个内存块可以被映射到Cache中固定的几个位置（一组），以平衡硬件复杂度和命中率。这里不深究硬件电路，重在理解其“折中”的设计思想。

（3）Cache对程序员的意义：引导跨学科视野。对于高级语言程序员，理解Cache有助于编写高效代码（如循环优化、数据结构设计，使访问模式具有良好的空间局部性）。教师可举矩阵乘法为例，按行访问远比按列访问效率高，正是因为按行访问能充分利用Cache的空间局部性。

4.虚拟内存——外存的“缓存化”（约7分钟）

（1）引出问题：如果程序需要的总数据量比内存还大怎么办？引入虚拟内存的概念。【重要】

（2）核心思想：将硬盘（外存）作为内存的“后备仓库”。程序只把当前需要的部分页面（Page）放在内存中，其余部分留在硬盘。当CPU访问不在内存的页面时，发生“缺页中断”，操作系统负责将所需页面从硬盘调入内存，并将暂时不用的页面换出到硬盘。这使得程序员可以编写比实际内存大得多的程序，感觉拥有了巨大的“虚拟内存”。

（3）关联与对比：将虚拟内存的管理与Cache进行类比，帮助学生理解这种“缓存”思想在不同层次上的应用。Cache管理由硬件完成，而虚拟内存管理主要由操作系统（软件）和硬件（MMU-内存管理单元）协同完成。

5.课堂实践与讨论（约3分钟）

引导学生讨论：“SSD硬盘越来越快，它会取代内存吗？”通过讨论，让学生认识到不同层次的存储器有其不可替代的特性（速度、成本、容量），层次化结构是解决性能与成本矛盾的永恒哲学。

（三）第三学时：数字世界的基石——数据的表示与运算

1.复习旧知，引入新知（约5分钟）

（1）回顾上节课存储器层次结构的设计哲学“用速度换成本，用层次换性能”。

（2）提出问题：计算机内部所有信息（指令、数据）都是以二进制形式存储的。那么，现实世界中的数字、字符、声音、图像是如何转换为二进制的？本讲聚焦最基础的部分——数值数据的表示与运算。

2.定点数的表示（约25分钟）

（1）原码表示法：【基础】定义：符号位（0正1负）+数值位的绝对值。举例+5（0101）和-5（1101）。强调原码的优缺点：直观、易懂；但缺点有两个：一是零的表示不唯一（+0=0000，-0=1000），给硬件设计带来麻烦；二是做加减法运算复杂，需判断符号位，导致硬件设计复杂化。

（2）补码表示法：【非常重要】【高频考点】【难点】

①设计思想引入：以时钟为例，假如现在是10点，要将它拨到6点，可以逆时针拨4小时（10-4=6），也可以顺时针拨8小时（10+8=18mod12=6）。这里，-4和+8（相对于12）是等价的。8就是-4对模12的补码。由此引出“模”和“补码”的概念，说明补码的本质是将减法转化为加法。【重要】

②补码的定义与求法：正数的补码等于其原码（或本身）；负数的补码等于其原码除符号位外按位取反，再加1（即“取反加一”）。教师带领学生手动计算多个数的补码（如-5，-1，-128），并强调-128的补码是10000000这一特例，解释其特殊性。

③补码的性质与优势：

a.唯一的零表示：[+0]补=[-0]补=00000000。

b.符号位参与运算，自动形成。举例计算3+（-5）=-2，直接用补码表示运算：[0011]补+[1011]补=[1110]补，即为-2的补码，验证了结果正确性。【非常重要】

c.可以将减法统一为加法运算，大大简化了ALU的硬件设计，这是补码被广泛采用的根本原因。

（3）反码表示法：【基础】简要介绍作为补码的中间过渡，说明负数的反码是原码除符号位外取反。强调现代计算机中不直接使用反码存储数据。

（4）定点数与浮点数的概念区分：介绍小数点的表示方法。定点数约定小数点隐含在固定位置（如固定在最低位之后，即为整数；固定在符号位之后，即为纯小数）。而浮点数（如IEEE754标准）则能表示更大范围的数，留待后续课程详细讲解。【基础】

3.补码的加减法运算与溢出判断（约15分钟）

（1）运算规则：补码加减法统一采用加法实现：[X+Y]补=[X]补+[Y]补（mod2^n）；[X-Y]补=[X]补+[-Y]补。强调连同符号位一起相加，最高位产生的进位自然丢弃（在模的意义上）。

（2）例题演练：在黑板上演示几个关键例题，包括两个正数相加（不溢出）、正负数相加（不溢出）、两个负数相加（不溢出）以及【难点】【高频考点】溢出的情况。例如，计算65+65（8位补码表示，65+65=130超出-128~127范围），结果为-126，显然是错误的。

（3）溢出判断法则：【重要】教授学生如何判断溢出。常用的判断方法有：单符号位判断法（两个同号数相加，结果符号与加数相反，则溢出）；双符号位（变形补码）判断法（高符号位与低符号位不同，则溢出）。重点讲解双符号位法，因其在硬件中易于实现。例如，65+65：[01000001]补+[01000001]补=[10000010]补（双符号位变为10），高符号位为1表示负数，低符号位为0表示正数，两者不同，判断溢出。

4.逻辑运算与移位运算简介（约5分钟）

（1）逻辑运算：简要介绍按位与（）、按位或（|）、按位异或（^）、按位取反（~）在硬件层面的实现及其在掩码、位设置、位清除中的常见用途。【基础】

（2）移位运算：区分逻辑移位（空位补0）和算术移位（右移时保持符号位不变）。举例说明算术左移一位相当于乘以2，算术右移一位相当于除以2（向下取整）。【重要】

（四）第四学时：连接与拓展——总线系统与课程项目化研讨

1.总线——信息传输的公共通道（约15分钟）

（1）问题导入：CPU、内存、I/O设备这么多部件，它们之间如何互联互通？如果每两个部件之间都单独连线，线路将极其复杂且难以扩展。解决方案就是“总线”。【基础】

（2）总线的定义与分类：总线是一组能为多个部件分时共享的公共信息传输线路。根据所传输信息的不同，分为三类：【重要】

①数据总线（DataBus）：双向传输，用于在各部件之间传输数据信息。其宽度（位数）决定了CPU一次能并行传输的数据量，是衡量系统性能的重要指标。

②地址总线（AddressBus）：单向传输，由CPU（或其他主控设备）向存储器或I/O端口发送地址信息，用于选择要访问的存储单元或I/O端口。地址总线的宽度决定了CPU能直接寻址的内存空间大小。例如，32位地址总线最大寻址空间为2^32=4GB。

③控制总线（ControlBus）：传输控制信号（如读信号、写信号、中断请求、时钟信号等），有的单向，有的双向，用于协调各部件的操作。

（3）总线操作简述：以CPU读内存为例，简述总线上的操作序列：CPU将地址放到地址总线，发出读控制信号，内存将数据放到数据总线，CPU从数据总线上取回数据。强调“分时共享”的特性，即同一时刻，总线上只能有一个设备发送数据，但可以有多个设备接收数据。

2.输入输出系统（约10分钟）

（1）I/O接口的必要性：CPU和内存使用高速并行总线工作，而外设（如键盘、鼠标、打印机）通常速度较慢，且信号形式多样。I/O接口电路（如显卡接口、硬盘接口、USB接口）的作用就是完成速度匹配、信号转换和通信控制。【基础】

（2）I/O控制方式简介：介绍三种主要的CPU与I/O设备交换数据的方式：

①程序查询方式（轮询）：【基础】CPU不断检查I/O设备状态，效率低，浪费CPU时间。

②中断方式：【重要】当I/O设备准备好后，主动向CPU发出中断请求信号，CPU暂停当前程序去服务I/O，服务完后再返回。大大提高了CPU的利用率。

③DMA（直接存储器访问）方式：【非常重要】对于高速大批量数据传输（如硬盘读写内存），由专门的DMA控制器接管总线，直接在外设和内存之间传输数据，传输完成后才中断CPU。这种方式基本解放了CPU，使其专注于数据处理。

3.综合项目化研讨：设计一台简化的模型计算机（约20分钟）

（1）任务发布：将全班学生分为若干小组（4-5人一组），开展一个项目化研讨任务——“设计一台能运行4条指令的简化模型计算机”。【重要】【热点】

（2）任务要求：在给定的一组硬件组件（一个ALU（支持加、与操作）、一个寄存器组（R0，R1）、一个控制器（用有限状态机思想描述）、一个16字节内存、一组总线）的基础上，设计并实现以下指令：

LOADR0，[addr]；从内存addr处取数到R0

STORER0，[addr]；将R0的值存入内存addr处

ADDR0，R1；R0=R0+R1

ANDR0，R1；R0=R0R1

（3）研讨步骤：

第一步（概念设计）：小组讨论，确定每条指令的指令格式（操作码+地址码/寄存器号），分配操作码（如LOAD=00，STORE=01，ADD=10，AND=11）。

第二步（数据通路设计）：在系统框图上，用彩笔标出每条指令在取指周期和执行周期的数据流向和控制信号。例如，ADD指令，需标注出从寄存器堆读取R0、R1，送入ALU，结果写回R0的控制通路。

第三步（微操作序列生成）：针对每条指令，尝试列出其在执行周期需要的一组有序微操作。例如，ADD指令的微操作：①控制信号打开R0输出门；②控制信号打开R1输出门；③向ALU发送ADD控制信号；④控制信号打开R0写入门，将ALU结果锁存进R0。

（4）成果展示与互评：每个小组派代表上台，在黑板上或利用投影展示本组的数据通路图和关键微操作序列。其他小组和教师进行提问和点评。教师重点引导学生关注设计中的冲突与解决（如总线争用问题）以及控制信号的时序关系。

4.课程总结与展望（约5分钟）

（1）知识体系回顾：教师带领学生沿着“整体架构（冯·诺依曼）——核心瓶颈（存储器墙）——解决方案（层次结构）——底层实现（数据表示与运算）