CN115004300B 存储器装置及其控制方法 （长江先进存储产业创新中心有限责任公司）

2021.10.27PCT/CN2021/1134032021.08.19WO2023/019495EN2023.02.23发区高新大道999号未来科技城海外存储器单元阵列包括连接在字线与位线之间的包括连接在所选位线与相应的字线之间的所选存储器单元以及连接在未选位线与相应的字线使所述未选位线与所述所选位线电荷共享以使得所述未选位线和所述所选位线达到相同的电2存储器单元阵列，所述存储器单元阵列包括连接在字线与位线之间连接在未选位线与所述相应的字线之间的未选存储器单元；以充电控制电路耦接到所述存储器单元阵列并且被配置为控制将所述所选位线或所述未选第一局部控制门，所述第一局部控制门耦接到所述所选位置为控制将所述所选位线或所述未选位线预充电第二局部控制门，所述第二局部控制门耦接在所述所选位线与被配置为控制使所述未选位线与所述所选位线电荷共享以使得所述未选位线和所述所选第三局部控制门，所述第三局部控制门耦接到所述所选线与所述所选位线电荷共享以使得所述未选位线和所述所选位线达到所述相同的电压电线的未选位线电压与所述所选位线的所选位线电压进行比较并产第一反相器，所述第一反相器被配置为接收第一控制信号并且第二反相器，所述第二反相器被配置为接收第二控制信号并且第一AND逻辑门，所述第一AND逻辑门耦接到所述第第二AND逻辑门，所述第二AND逻辑门耦接到所述第二反相器且所述第三局部控制门被配置为由所述第二AND逻辑门的第二输出结38.根据权利要求1或2所述的存储器装置述电压比较器被配置为将由所述未选位线保持的所述参考电压与所述所选位线的所述所且如果所述所选位线的所述所选位线电压低于所述参考电压，则所述所选存储器单元处于耦接到所述存储器单元阵列的感测放大器，其中，所述充电控字线驱动器，所述字线驱动器耦接到所述存储器单元控制逻辑单元，所述控制逻辑单元耦接到所述字线驱动器驱动器将所述读取电压引导到所述所选存储数据寄存器，所述数据寄存器耦接到所述充电控制电路并且被配存储器单元阵列，所述存储器单元阵列包括连接在字线和位线之间充电控制电路，耦接到所述存储器单元阵列并且被配置为第一局部控制门，所述第一局部控制门耦接到所述所选位置为控制将所述所选位线或所述未选位线预充电第二局部控制门，所述第二局部控制门耦接在所述所选位线与被配置为控制使所述未选位线与所述所选位线电荷共享以使得所述未选位线和所述所选4第三局部控制门，所述第三局部控制门耦接到所述所选存储器控制器，所述存储器控制器耦接到所述存储器装置并且被配线的未选位线电压与所述所选位线的所选位线电压进行比较并产第一反相器，所述第一反相器被配置为接收第一控制信号并且第二反相器，所述第二反相器被配置为接收第二控制信号并且第一AND逻辑门，所述第一AND逻辑门耦接到所述第第二AND逻辑门，所述第二AND逻辑门耦接到所述第二反相器且所述第三局部控制门被配置为由所述第二AND逻辑门的第二输出结压比较器被配置为将由所述未选位线保持的所述参考电压与所述所选位线的所述所选位且如果所述所选位线的所述所选位线电压低于所述参考电压，则所述所选存储器单元处于耦接到所述存储器单元阵列的感测放大器，并且所述充电控5字线驱动器，所述字线驱动器耦接到所述存储器单元控制逻辑单元，所述控制逻辑单元耦接到所述字线驱动器驱动器将所述读取电压引导到所述所选存储数据寄存器，所述数据寄存器耦接到所述充电控制电路并且被配字线之间的所选存储器单元，连接在未选位线与所述相应的字线之间的未选存储器单元，将第一局部控制门设置为“导通”状态以将所述所选位线态以使得所述所选位线和所述未选位线达到相同的电压6所选位线或所述未选位线预充电(precharge)到第一电压，使所述未选位线与所述所选位线电荷共享(chargesharing)以使得所述未选位线和所述所选位线达到相同的电压电平，器单元包括连接在所选位线与相应的字线之间的所选存储器单元以及连接在未选位线与未选位线与所述所选位线电荷共享以使得所述未选位线和所述所选位线达到相同的电压7书一起进一步用于解释本公开内容的原理并且使得相关领域技术人员能够构成和使用本[0008]图2示出了根据本公开内容的一些方面的包括外围电路的示例性存储器装置的示[0009]图3示出了根据本公开内容的一些方面的包括相变存储器(phase-changememory,PCM)单元的示例性存储器装置的示意[0010]图4示出了根据本公开内容的一些方面的包括存储器单元阵列和外围电路的示例[0011]图5示出了根据本公开内容的一些方面的包括充电控制电路的示例性存储器装置[0012]图6示出了根据本公开内容的一些方面的包括充电控制电路的示例性存储器装置[0013]图7A-7B示出了根据本公开内容的一些方面的示例性存储器装置的读取操作的时[0016]图9B示出了根据本公开内容的一些方面的在使用操作存储器装置的示例性方法[0017]图10示出了根据本公开内容的一些方面的操作存储器装置的示例性方法的流程可以被理解为不一定旨在传达排他性的因素集合，而是可以允许存在不一定明确描述的其的间接连接来解释。[0021]相变存储器(PCM)单元是使用相变材料存储数据的非易失性存储器装置。基于相变材料的电热加热和淬火，PCM可以利用相变材料(例如硫属化物合金)中的非晶相和晶相8[0022]存储器单元的常规读取操作可能需要多个步骤或操作以在经由字线施加读取电具有相变存储器(PCM)单元(例如，每个PCM单元可以包括与选择器串联的PCM元件)的存储集成充电控制电路以通过在切换到充电或放电过程的下一步骤之前预先施加控制信号来9[0029]在读出读取结果之后，在恢复过程期间将所选位线和未假信号的同时导通一个局部控制门并同时关断另一个局部控制门，可以提供集成充电控制将第二控制信号和经反相的第一控制信号(例如，通过第一反相器使第一控制信号反相)提供给第一AND逻辑门，并且将第三控制信号和经反相的第二控制信号(例如，通过第二反相此，可预先将第三控制信号施加到第二AND逻辑门，并等少的假信号。应注意，根据本公开内容的一些实施方式的集成充电控制电路仅是实现期望的功能或机制的示例，根据上述教导，实现相同或相似功能的任何其他控制门组合都是可能的。[0031]图1示出了根据本公开内容的一些方面的具有存储器装置的示例性系统100的框备、增强现实(argumentreality,AR)设备或其中具有存储设备的任何其他合适的电子设器106的存储器系统102。主机108可以是电子设备的处理器，例如中央处理单元(centralprocessingunit,CPU)，或者片上系统(system-on-chip,SoC)，例如应用处理器[0032]存储器装置104可以是本公开内容中所公开的任何存储器装置。如下文详细公开固态驱动器(solid-statedrive,SSD)或嵌入式多媒体卡(embeddedmulti-media-card,控制器106还可以被配置为管理关于存储器装置104中存储的或将要存储的数据的各种功机108)通信。例如，存储器控制器106可以通过各种接口协议中的至少一种与外部设备通信，所述接口协议例如USB协议、MMC协议、外围部件互连(peripheralcomponentcomputersmallinterface,SCSI)协议、增强型小磁盘接口(enhancedsmalldisk以响应于读取电压高于所选存储器单元的阈值电压而确定所选存储器单元的状态是“置的一个或多个操作也可以部分地或完全地由控制逻辑单[0034]图2示出了根据本公开内容的一些方面的包括外围电路的示例性存储器装置200以包括存储器单元阵列201和耦接到存储器单元阵列201的外围电路202。存储器单元阵列所选存储器单元208)，可将所选字线电压(例如，所选字线电压Vwl1)施加到所选字线(例[0035]图3示出了具有与选择器串联的PCM元件的存储器装置300的截面的侧视图。存储器装置300包括在衬底302上方的一条或多条平行位线304(即，对应于图2中的位线216)和利用相变材料中的非晶相和晶相的电阻率之间的差异。相变元件可以位于两个电极之间，并且可以施加电流以在两相之间重复地切换材料(或至少其阻断电流路径的一部分)以存[0037]选择器308可以包括具有双向阈值开关(ovonicthresholdswitch,OTS)材料(诸如碲化锌(ZnTe))的双向阈值开关(OTS)选择器，当施加比阈值电压(Vth)高的外部偏置电压(|Va|＜Vth)下，OTS选择器在其关断状态中的高电阻将关断状态电流(Ioff)保持为低。[0038]图4示出了根据本公开内容的一些方面的包括存储器单元阵列401(例如，对应于置为根据来自控制逻辑单元412的控制信号从存储器单元阵列401读取数据和向其编程(写404可以执行编程验证操作以确保数据已经被正确编程到耦接到所选字线214的存储器单储在存储器单元208中的数据位的低功率信号，并且在读取操作中将小电压摆幅放大到可[0040]列解码器/位线驱动器可耦接到存储器单元阵列401和控制逻辑单元412且被配置解码器/位线驱动器406可进一步被配置为使用从电压发生器410产生的位线电压来驱动所[0041]数据I/O416可耦接到页缓冲器/感测放大器404和/或列解码且被配置为将数据输入从数据总线423引导(路由)到存储器单元阵列201的所选存储器单从电压发生器410产生的字线电压来驱动所选字[0043]电压发生器410可耦接到控制逻辑单元412且被配置为由控制逻辑单元412根据来自控制逻辑单元412的控制信号来控制，并产生待提供到存储器单元阵列401的字线电压[0044]控制逻辑单元412可耦接到上文所描述的每个外围电路且被配置为控制每个外围集成电路(application-specificintegratedcircuit,ASIC)、现场可编程门阵列(field-programmablegatearray,FPGA)、可编程逻辑器件(programmablelogic驱动器408且被配置为经由字线驱动器408将读取电压引导到所选存储[0045]地址寄存器414可耦接到控制逻辑单元412或包括在控制逻辑单元412中。地址寄[0046]图5示出了根据本公开内容的一些方面的包括充电控制电路500的存储器装置(例放电过程由充电控制电路500执行。充电控制电路500可以包括耦接到存储器单元阵列(例应于未选位线218)、以及连接到电压比较器501的第二输入端子505的所选位线513(例如，图5中所示，第一局部控制门521被配置为控制是否将未选位线511预充电到第一负电压[0048]第二局部控制门523耦接在所选位线513与未选位线511之间，并且被配置为在电荷共享过程期间控制是否使所选位线513和未选位线511达到相同的电压电平(例如，第一[0049]第三局部控制门525耦接到所选位线513且被配置为在放电过程期间控制是否将[0050]图6示出了根据本公开内容的一些方面的包括充电控制电路600的存储器装置(例门521和第二局部控制门523之间以及在第二局部控制门523和第三局部控制门525之间切制门523被配置为由第一AND逻辑门611的输出结果控制。第一反相器601耦接到第一AND逻被配置为接收第二控制信号623和经反相的第一制门525被配置为由第二AND逻辑门613的输出结果控制。第二反相器603耦接到第二AND逻被配置为接收第三控制信号625和经反相的第二控经反相的第一控制信号(例如，由第一反相器601使第一控制信号621反相)提供给第一AND[0055]图7A-7B示出了根据本公开内容的一些方面的示例性存储器装置的读取操作的时上拉到由未选位线保持的参考电压以上。电压比较器501(对应于感测放大器404或包括在感测放大器404中)因此可通过感测标志从0(Vbl0＞Vbl1)改变为1(Vbl0＜Vbl1)来确定存持相同，并且不将所选位线电压上拉到参考电压以上。电压比较器501(对应于感测放大器404或包括在感测放大器404中)因此可通过感测标志未从0改变为1来确定存储器单元处于这些局部控制门可以由作为存储器控制器(对应于图1中的106)的部件的基本控制单元[0065]图10示出了根据本公开内容的一些方面的操作存储器装置的示例性方法的流程态以中断所选位线和未选位线的电荷共享，并且同时将第三局部控制门(例如，图5中的选位线(例如图2中的所选位线216)上的所选存储器单元(例如图2中的所选存储器单元括连接在所选位线与相应的字线之间的所选存储器单元以及连接在未选位线与相应的字未选位线与所述所选位线电荷共享以使得所述未选位线和所述所选位线达到相同的电压到所述存储器单元阵列且被配置为将所述未选位线的未选位线电压与所述所选位线的所位线或所述未选位线且被配置为控制将所述所选位线或所述未选位线预充电到所述第一未选位线保持的参考电压与所选位线的所选位所述存储器单元阵列并且被配置为经由相应的字线将读取电压驱动到所述所选存储器单接到所述字线驱动器且被配置为经由所述字线驱动器将所述读取电压引导到所述所选存所述充电控制电路并且被配置为存储读出数据和比较输述一个或多个存储器单元包括连接在所选位线与相应的字线之间的所选存储器单元以及比较器耦接到所述存储器单元阵列并且被配置为将所述未选位线的未选位线电压与所述所选位线的所选位线电压进行比较并产生比较输到所述所选位线或所述未选位线且被配置为控制将所述所选位线或所述未选位线预充电并且第三局部控制门被配置为由第二AND逻辑门的第二输出结果未选位线保持的参考电压与所选位线的所选位动器耦接到所述存储器单元阵列且被配置为经由相应的字线将读取电压驱动到所述所选逻辑单元耦接到所述字线驱动器且被配置为经由所述字线驱动器将所述读取电压引导到存器耦接到所述充电控制电路并且被配置为存储读出数据和所述比包括连接