6.1集成触发器功能测试

电子技术主编：徐超明李珍2026/7/231知识目标：熟悉基本RS触发器的电路组成，理解其工作原理并掌握其逻辑功能。了解同步RS触发器的电路结构，掌握其逻辑功能。掌握几种触发方式的触发特点，能正确画出触发波形。掌握RS触发器、D触发器、JK触发器、T触发器的逻辑功能，能用功能表、状态真值表、特性方程、状态转换图和时序图等多种方法来描述逻辑功能。掌握常用集成触发器及其应用方法。掌握用触发器组成异步二进制计数器的方法。掌握用触发器组成同步二进制、同步二-十进制计数器的方法。掌握时序电路的分析方法。项目6时序逻辑电路的分析与设计2026/7/232知识目标：掌握集成计数器74LS160和74LS290的逻辑功能。掌握集成计数器组成任意进制计数器的方法。了解数码寄存器和移位寄存器的电路组成和工作原理。熟悉寄存器的一般应用。掌握555定时器的基本知识。了解555定时器构成的单稳态触发器、多谐波振荡器和施密特触发器的应用。了解数字钟的基本组成和工作原理，能分析数字钟电路。项目6时序逻辑电路的分析与设计2026/7/233技能目标：具有查阅集成触发器、集成计数器、寄存器等集成电路的能力。会识读集成触发器、集成计数器、寄存器等集成电路的管脚。能检测常用的集成触发器、集成计数器、寄存器的逻辑功能。能用集成触发器组成同步或异步计数器，并进行逻辑功能的测试。能用集成计数器组成任意进制计数器，并测试其逻辑功能。项目6时序逻辑电路的分析与设计2026/7/234技能目标：学会寄存器的使用方法，能利用寄存器等集成器件组成应用电路。掌握利用555定时器组成施密特电路、多谐振荡器、单稳态触发器等各种电路的方法。掌握数字电路系统的制作、调试技巧和方法。会安装并调试数字钟。项目6时序逻辑电路的分析与设计2026/7/235素质目标：通过熟悉时序电路分析步骤，培养科学、严谨的态度和一丝不苟的科学作风。通过工程案例的设计，锻炼运用电子器件的能力，提高实践动手能力，培养大工程思维。项目6时序逻辑电路的分析与设计2026/7/236工作任务：集成触发器功能测试。触发器构成的计数器。集成计数器组成任意进制计数器。集成寄存器逻辑功能测试。循环灯电路的设计。555定时器逻辑功能的测试。用555定时器构成多谐振荡器，单稳态触发器。数字钟的电路设计与制作。项目6时序逻辑电路的分析与设计2026/7/2376.1集成触发器功能测试6.1.1RS触发器实训6-1：基本RS触发器功能测试6.1.2触发器的常见触发方式6.1.3触发器的逻辑功能6.1.4集成触发器实训6-2：D触发器逻辑功能测试实训6-3：JK触发器逻辑功能测试实训任务6.1集成触发器功能测试2026/7/238

触发器是时序逻辑电路中最基本的电路器件，它是由门电路合理连接而成的（其中总有交叉耦合而成的正反馈环路），它与组合逻辑电路不同之处为：具有“记忆”功能。实训任务6.1集成触发器功能测试2026/7/239触发器有以下特点：（1）具有两个稳定存在的状态。触发器有两个输出端，分别用Q和表示。正常情况下，Q和总是逻辑互补的。约定Q端的状态为触发器的状态，即Q＝1，＝0为触发器“1”状态；Q＝0，＝1称为触发器为“0”状态6.1.1RS触发器2026/7/23101.触发器的基本概念触发器有以下特点：（2）在外加信号的作用下（称为触发）可以由一种状态转换成另一种状态（称为翻转）。即可以由“0”状态翻转成“1”状态，或由“1”状态翻转成“0”状态。（3）输入信号消失后，触发器能够把对它的影响保留下来。即具有记忆功能。6.1.1RS触发器2026/7/2311触发器种类：按照电路的结构形式分：基本RS触发器、同步触发器（也称为时钟控制触发器）、主从触发器、维持阻塞触发器、边沿触发器等。按照触发器的逻辑功能分为：RS触发器、JK触发器、D触发器、T触发器和T’触发器。各类触发器可以由TTL电路组成，也可以由CMOS电路组成。6.1.1RS触发器2026/7/23122.基本RS触发器（1）电路组成将两个门电路的输入端与输出端交叉耦合就组成一个基本RS触发器。（可以用两个“与非”门组成，又可以用两个“或非”门组成。）6.1.1RS触发器2026/7/2313用两个“与非”门组成的基本RS触发器

为信号输入端，非号表示低电平有效（即低电平为有效的输入信号），在逻辑符号上用两个小圈表示。Q和为两个输出端，正常工作时，两个输出端总是互补的。6.1.1RS触发器2026/7/2314实训流程：（1）将两个TTL与非门74LS00首尾相连构成基本RS触发器。（2）将两个输入端接逻辑电平开关，Q、

端接发光二极管。改变输入信号，观察Q、端的输出状态，将结果填入表中，并说明其逻辑功能。（注意原状态）1001111001置1保持置0不定保持实训6-1：基本RS触发器功能测试2026/7/2315（2）逻辑功能原状态：加入输入信号之前触发器输出端的状态；Qn、新状态：加入输入信号之后触发器输出端的状态。Qn＋1、（触发器输出端的状态会随着加入输入信号的变化而变化）6.1.1RS触发器基本RS触发器的状态真值表2026/7/2316【功能分析】（1）＝0、＝1，触发器逻辑功能“置0”，Qn+1＝0，＝1。101100复位端、置0端6.1.1RS触发器基本RS触发器的状态真值表2026/7/2317【功能分析】（2）＝1、＝0，触发器逻辑功能“置1”，Qn+1＝1，＝0。010011置位端、置1端6.1.1RS触发器基本RS触发器的状态真值表2026/7/2318【功能分析】（3）＝1、＝1，触发器逻辑功能“保持”Qn+1

＝

Qn，＝。111100Qn＝0，Qn＋1＝0Qn＝1，Qn＋1＝1，自己分析6.1.1RS触发器基本RS触发器的状态真值表2026/7/2319【功能分析】（4）＝0、＝0，触发器逻辑功能“不定”。0011Qn＋1、都是1，Qn＋1与不再互补

，属于非正常的工作情况，这是不允许的。约束条件：不允许同时输入低电平信号。

6.1.1RS触发器基本RS触发器的状态真值表2026/7/23203.同步RS触发器时钟控制触发器由时钟脉冲（也称为同步信号）CP来控制触发器按一定的节拍同步动作，即在控制信号到来时，根据输入信号统一更新触发器状态。（1）电路组成在G1和G2组成的基本RS触发器的基础上，增加用来引入R、S及CP信号的两个与非门G3、G4而构成。6.1.1RS触发器2026/7/2321（2）逻辑功能分析①无时钟脉冲作用时（CP＝0），G3、G4输出高电平，无论输入信号R、S怎样变化，基本RS触发器的输入端、总是为1，所以触发器保持原状态不变。②有时钟脉冲作用时（CP＝1），G3、G4的输入完全取决于输入信号R、S，并根据RS的状态更新触发器的状态。6.1.1RS触发器2026/7/2322同步RS触发器的状态真值表

同步RS触发器的输入仍有约束，即RS不能同时为“1”，即：RS＝0。

6.1.1RS触发器2026/7/2323带异步控制端的同步RS触发器在G3、G4门上还有两个不受时钟脉冲控制端可直接置0、置1。异步置0端：异步置1端：6.1.1RS触发器2026/7/23246.1.1RS触发器2026/7/2325【例6-1】图6.2（b）所示的触发器中的CP、S、R波形如图6.4所示，试画出Q和的波形，设初始状态Q=0，=1。6.1.1RS触发器2026/7/2326【例6-1】图6.2（b）所示的触发器中的CP、S、R波形如图6.4所示，试画出Q和的波形，设初始状态Q=0，=1。解：图6.2（b）所示的是同步RS触发器，属电平触发，在CP=1期间，Q和端跟随S、R变化，Q和波形如图所示。6.1.1RS触发器2026/7/2327【例6-1】图6.2（b）所示的触发器中的CP、S、R波形如图6.4所示，试画出Q和的波形，设初始状态Q=0，=1。从图中可以看到：在第6个CP高电平期间，若S=R=0，则触发器的输出状态应保持不变。但由于在此期间R端出现了一个干扰脉冲，触发器原来的“1”状态就变成了“0”状态。可见，电平触发的触发器，其抗干扰能力较差。触发器触发方式有异步触发和同步触发（即时钟脉冲触发）。

同步触发又有同步式触发、边沿式触发和主从式触发几种类型。6.1.2触发器的常见触发方式2026/7/23281.同步式触发电平触发方式，一般为高电平触发，即在CP高电平期间，触发器输出状态由输入信号R和S决定。同步式RS触发器的工作波形图（又称时序图）6.1.2触发器的常见触发方式2026/7/2329同步触发器在一个CP脉冲期间，出现两次或两次以上翻转的现象称为空翻。在数字电路的许多应用场合中是不允许空翻现象存在的。

有效地克服空翻现象:主从式触发器、边沿触发器6.1.2触发器的常见触发方式2026/7/23302.主从式触发

两级触发器构成，其中一级直接接收输入信号，称为主触发器，另一级接收主触发器的输出信号，称为从触发器。两级触发器的时钟信号互补，可有效地克服空翻现象。

6.1.2触发器的常见触发方式2026/7/23312.主从式触发CP＝1期间主触发器工作而从触发器不工作，将输入信号保存在主触发器的Q′和端；当CP脉冲的下降沿到来，主触发器不工作而从触发器工作，将主触发器刚才保存的状态送到输出端。6.1.2触发器的常见触发方式2026/7/23323.边沿式触发边沿式触发器的状态翻转只取决于时钟脉冲的上升沿或下降沿前一瞬间输入信号的状态，而与其他时刻的输入信号状态无关。

可进一步提高触发器工作的可靠性，增强抗干扰能力。有：维持阻塞触发器；利用CMOS传输门构成的边沿触发器；利用门电路的传输延迟时间构成的边沿触发器等多种。6.1.2触发器的常见触发方式2026/7/2333边沿式触发器根据时钟脉冲的上升沿或下降沿触发的不同，可分为正边沿触发器（上升沿触发器）和负边沿触发器（下降沿触发器）两类。6.1.2触发器的常见触发方式2026/7/23346.1.2触发器的常见触发方式2026/7/23356.1.2触发器的常见触发方式2026/7/2336【例6-2】在RS触发器中，CP、R、S端的信号变化状态如图6.13所示，试分析同步RS触发器（图6.2所示）、主从型触发器（图6.6所示）、上升沿RS触发器（图6.11所示）、下降沿RS触发器（图6.12所示）的输出端Q的波形（设Q的初始为0状态）。6.1.2触发器的常见触发方式2026/7/2337解题方法：（1）同步RS触发器属电平触发，在CP=1期间，触发器Q端跟随S、R变化。（2）主从型触发器属脉冲触发，主触发器跟随CP=1期间的SR变化，从触发器（总输出端Q）不变。当CP脉冲下降沿到来时，主触发器锁定CP脉冲下降沿前的最后一个SR有效信号，从触发器（总输出端Q）根据主触发器锁定的信号变化。（3）上升沿触发器属脉冲触发，触发器Q端跟随CP脉冲上升沿时刻的输入信号变化。（4）下降沿触发器属脉冲触发，触发器Q端跟随CP脉冲下降沿时刻的输入信号变化。6.1.2触发器的常见触发方式2026/7/2338解：同步RS触发器、主从型触发器、上升沿RS触发器、下降沿RS触发器的输出端Q的波形如图6.13所示。6.1.2触发器的常见触发方式2026/7/2339从例6-2可以看出，虽然都是RS触发器，但由于触发方式不同，在同样的输入作用下，输出的波形是不同的。

从图6.13中还可以看到，在第5个CP高电平期间，R端出现了一个干扰脉冲，同步RS触发器、主从型触发器的状态都发生了变化，而边沿触发器能保持原来的状态，因此，边沿触发器有很强的抗干扰能力。按照触发器的逻辑功能不同，触发器一般有：

RS触发器、

D触发器、

JK触发器、

T触发器和T′触发器等。触发器的逻辑功能描述：

功能表、状态真值表、特性方程、状态转换图、时序图等多种方法来描述。

2026/7/23406.1.3触发器的逻辑功能1.RS触发器（1）状态真值表一种表格，新状态与触发器原状态、输入信号之间的关系。

CP＝1期间，同步RS触发器的状态真值表简化得到RS触发器的功能表6.1.3触发器的逻辑功能特点：触发器输出状态与输入、原状态之间的关系明了、直观。2026/7/2341（2）特性方程表示输出状态与输入、原状态之间关系的逻辑表达式。特点：方便、容易记忆。Qn+1＝S＋Qn

SR＝0（约束条件）

（填到卡诺图中，化简得到）6.1.3触发器的逻辑功能2026/7/2342（3）状态转换图将触发器的状态，及其之间的转换所需要的条件列在图中表示触发器逻辑功能的一种方法。特点：两种状态的转换条件清楚，便于设计电路。

两个圆圈：触发器的两个状态0和1，箭头：状态转换的方向，箭尾为触发器的原状态，箭头为触发器的新状态，箭头旁边标注的是状态转换所需要的条件。6.1.3触发器的逻辑功能2026/7/23432.JK触发器克服了RS触发器输入的约束。无论触发器的原状态如何，只要J＝1K＝1，触发器都要变成和原来状态相反的状态，称为“翻转”。Qn+1＝6.1.3触发器的逻辑功能2026/7/2344同步JK触发器逻辑符号JK触发器（主从结构型、边沿型）上升沿触发下降沿触发6.1.3触发器的逻辑功能2026/7/2345（2）状态真值表6.1.3触发器的逻辑功能2026/7/2346（3）特性方程（4）状态转换图卡诺图化简6.1.3触发器的逻辑功能2026/7/23473、D触发器（1）功能表D触发器具有置0、置1二种功能。（2）状态真值表

6.1.3触发器的逻辑功能2026/7/2348（3）特性方程（4）状态转换图6.1.3触发器的逻辑功能2026/7/23494.T触发器（1）功能表T触发器具有保持、翻转二种功能。（2）状态真值表

6.1.3触发器的逻辑功能2026/7/2350（3）特性方程（4）状态转换图6.1.3触发器的逻辑功能2026/7/2351（5）T′触发器①功能功能

T触发器的输入端永远接“1”时，就构成了T′触发器。

T′触发器只有一个“翻转”的逻辑功能，能实现计数功能，

T′触发器又称为计数型触发器。②特性方程

6.1.3触发器的逻辑功能2026/7/23525.触发器之间的转换（1）将JK触发器转换成T触发器转换方法：分别列出两种触发器的特性方程，联立求解，得出输入端的连接方法。

JK触发器的特性方程为：

T触发器的特性方程为：只要令J＝T，K＝T两式就完全相等

6.1.3触发器的逻辑功能2026/7/2353

（2）将JK触发器转换成T′触发器

T′触发器是T触发器的特例，只要令T＝1即可以实现T′触发器的逻辑功能。6.1.3触发器的逻辑功能2026/7/2354

（3）将D触发器转换成T′触发器

D触发器的特性方程为：

T′触发器的特性方程为：令：D＝6.1.3触发器的逻辑功能2026/7/2355

（4）将JK触发器转换成D触发器

JK触发器的特性方程为：

D触发器的特性方程为：

6.1.3触发器的逻辑功能2026/7/23566.1.3触发器的逻辑功能2026/7/23576.1.3触发器的逻辑功能2026/7/2358在集成触发器产品中，D触发器和JK触发器的应用最为广泛。6.1.4集成触发器2026/7/23591.集成JK触发器74LS112

74LS112双JK下降沿触发器（带置位、清零端）。6.1.4集成触发器2026/7/2360（1）当＝1，＝1时，电路实现JK触发器的逻辑功能。（2）当＝1，＝0时，不管J、K、Qn和CP为何状态，触发器都将被置为0，故称异步置0端或直接置0端（3）当＝0，＝1时，不管J、K、Qn和CLK（即CP）为何状态，触发器都将被置为1，故称异步置1端或直接置1端6.1.4集成触发器2026/7/2361（4）当＝0，＝0时，触发器会出现Qn+1

＝＝1的不定状态，通常是不允许的。

6.1.4集成触发器2026/7/23622.集成D触发器74LS7474LS74双D型上升沿触发器（带预置和清零端）

6.1.4集成触发器2026/7/2363

（1）当＝1，＝1时，电路实现D触发器的逻辑功能。

（2）当