6.6数字钟的设计与制作

电子技术主编：徐超明李珍2026/7/2316.6数字钟的设计与制作6.6.1数字钟的基本组成6.6.2电路设计及元器件的选择6.6.3设计制作数字钟实训6-15：数字钟的设计与制作实训任务6.6数字钟的设计与制作2026/7/232

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。实训任务6.6数字钟的设计与制作2026/7/233

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1Hz时间信号必须做到准确稳定，通常使用石英晶体振荡器电路构成数字钟。6.6.1数字钟的基本组成2026/7/234（1）秒信号产生电路

秒信号产生电路，是用来产生时间标准的电路。时间标准信号的准确度与稳定性，直接关系到数字钟计时的准确度与稳定性。所以秒信号产生电路多釆用晶体振荡器以获得频率较高的高频信号，再经过若干次分频后获得每秒钟一次的秒信号。（2）时间计数器电路

时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。6.6.1数字钟的基本组成2026/7/235（3）校时电源电路

当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。（4）译码驱动电路

译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。（5）数码管

数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED数码管。6.6.1数字钟的基本组成2026/7/236（1）555定时器构成秒信号产生电路：555定时器可以构成多谐振荡器，能周期性地产生方波信号。方波信号的周期为：6.6.2电路设计及元器件的选择2026/7/2371．秒信号产生电路通过调节电阻值可以调节多谐振荡器的输出矩形脉冲的占空比。若，可得到正负脉宽接近相等的矩形波。

如果要使方波信号的频率为1Hz，即秒信号，则只需选择合适的电阻R1、R2值和电容C的值即可，LM555电路要求R1与R2值均应大于或等于1kΩ，但求R1+R2应不大于3.3MΩ。（2）用晶体振荡器产生秒信号电路：

一般选用集成14级2分频器CD4060中的两个非门和钟表专用晶体32768（Hz）及电阻R1、、电容C1、、C2（C2用来调整走时的快慢）组成振荡电路，产生32768Hz的信号，经过CD4060内部电路的14级分频，从其Q14端输出每秒2Hz的信号，再经过74LS74的2分频，获得每秒1Hz的秒信号，加给秒计数电路，

6.6.2电路设计及元器件的选择2026/7/2381．秒信号产生电路

时计数单元一般为12进制计数器或24进制计数器，其输出为两位8421BCD码形式，分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。欲实现12进制和60进制计数还需进行计数模值转换。

为减少器件使用数量，我们这个课题选用74HC390。

6.6.2电路设计及元器件的选择2026/7/2392．时间计数单元电路：双2-5-10异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。

计数器实现了对时间的累计以8421BCD码形式输出，为了将计数器输出的8421BCD码显示出来，需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，一般这种译码器通常称为7段译码显示驱动器。常用的7段译码显示驱动器有CD4511。6.6.2电路设计及元器件的选择2026/7/23103．译码驱动及显示单元电路6.6.2电路设计及元器件的选择2026/7/2311计数译码显示单元参考电路6.6.2电路设计及元器件的选择2026/7/2312计数译码显示单元参考电路6.6.2电路设计及元器件的选择2026/7/2313计数译码显示单元参考电路6.6.2电路设计及元器件的选择2026/7/2314计数译码显示单元参考电路数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。6.6.2电路设计及元器件的选择2026/7/23154.校时单元电路：用COMS与或非门实现的时或分校时电路，图中，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器产生的1Hz或2Hz（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。采用基本RS触发器构成开关消抖动电路。6.6.2电路设计及元器件的选择2026/7/23164.校时单元电路：带校正的数字钟仿真参考电路。6.6.3设计制作数字钟2026/7/2317设计要求：1．时间以12小时为一个周期；2．显示时、分、秒；3．有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；4．为了保证计时的稳定及准确，须由晶体振荡器提供表针时间基准信号。实训流程：1．绘制电路原理图或仿真原理图；2．列出数字钟的元件清单；3．对电路进行仿真调试；4．完成电路的装配与焊接；5．对数字钟进行调测，达到设计要求；6．撰写设计报告。实训6-15：数字钟的设计与制作2026/7/2318设计一个电子秒表，要求能显示0～