【TP模块的版图设计与验证分析案例3200字】

TP模块的版图设计与验证分析案例目录TOC\o"1-3"\h\u23435TP模块的版图设计与验证分析案例 1273211OTP模块的版图设计 1133761.1版图设计规则 1263411.2匹配问题 210201.3OTP模块各个单元组成部分的版图设计 396221.3.1电流镜版图设计 3200541.3.2比较器版图设计 47301.4整体版图的布局 547902OTP模块的版图验证 7281212.1DRC验证 7172722.2LVS验证 81OTP模块的版图设计1.1版图设计规则本设计使用华虹宏力GSMC-L018S4G9工艺。在版图设计时产生了相对应的几何控制要求和电学控制要求，这二项要求也同时对版图设计进行了控制，也让人们归纳出了版画的工程设计规律。这些几何规则中都明确规定了在掩膜版上可以使用的几何图形长度宽度的范围、器件长度和能够叠加范围等在版图上可以实现的最小值。尽管存在着各种各样的特征尺寸，但各个的芯片制造厂商所采用的版图设计准则也不相同，而最小长度、最小宽度、最小伸长、最少覆盖范围则是目前在版图设计中最常用的较为基本的设计准则。以下也列举了本次使用的工艺常用的设计规则[12]。（1）常用的设计规则：有源区（Active）：NMOS管之间或者PMOS管之间的最小间距为0.28μm。栅极（PolyGate）：两个在有源区内的Poly之间的最小间距为0.24μm；在氧化层时两个Poly的最小间距为0.24μm。通孔（Contact）：通孔于通孔之间最小间距为0.28μm；被Poly覆盖的通孔与有源区之间的最小间距为0.17μm；在有源区内的通孔与Poly之间的最小间距为0.15μm。M1金属线（Metal1）：两根M1金属线之间的最小间距为0.28μm。（2）最小包围规则：当一个空间图形在另一的范围内时，外的几何图形的内边缘到内部形状的外边缘间的距离。（3）最小延伸规则：当出现几何图形重叠的放置在另一个上面时，此时该几何图形不能只与另一图形的边缘相重叠，还应该在另一个图形边缘向外延伸出去，这个延伸出来的距离就是最小延伸。1.2匹配问题绘制好版图后，后续的工艺制作会在很大程度上影响集成电路的性能，比如在刻蚀的时候，不在相同方向上的晶体管会发生刻蚀上的误差，再比如光刻、离子注入以及扩散等工艺，由这些工艺导致的问题也称为工艺偏差。在一些对精度要求很高的芯片上，这样的偏差会严重影响集成电路的性能，使芯片产生噪声等，为了避免集成电路的性能受到一些工艺偏差的影响，因此在设计版图的时候可以通过一些匹配方法来消除这些隐患[13]。对CMOS晶体管集电极危害最大的是栅极的直径和长度，但在实际工艺流程中所使用的一些刻蚀方式，往往是在某一方向上刻蚀的速度比较快，这就导致了晶体管栅极的长和宽是有偏差的。并且，当在一个晶体管上出现的栅极的长度的误差会发生在另一个晶体管栅极的长度上，为了避免发生这样的问题[14]。在设计版图的时候应该注意下面三个问题：（1）需要匹配的器件应该确保方向一致性；（2）考虑周围器件的影响；（3）匹配的器件应该彼此靠近。按照上面三个匹配规则就可以在版图设计中实现简单的匹配。整体电路图如下图1.1所示，下面针对整体电路图进行各部分版图设计，最终形成完整的设计版图。图1.1整体电路图1.3OTP模块各个单元组成部分的版图设计1.3.1电流镜版图设计如图1.2所示为电流镜的电路图通过此电路图完成电流镜的版图设计。图1.2电流镜电路图电流镜版图的工艺要求如下所述：（1）PMOS管的栅极长L=0.3μm,宽W=0.6μm。NMOS管的栅极长L=0.4μm,宽W=0.5μm。（2）Contact通孔长宽都为0.38μm，通孔之间的间隙为0.28μm。电流镜版图的设计步骤：（1）首先根据NMOS管型电流镜的工艺要求设计出符合要求的NMOS管。（2）然后用快捷键“C”将NMOS管进行多次复制，得到8个NMOS管。（3）最后根据电路图将这些MOS管连接起来得到电流镜的版图如下图1.3所示。图1.3电流镜版图设计示意图1.3.2比较器版图设计如图1.4所示，为比较器电路图，根据此线路图进行版图设计。图1.4比较器电路图示意图比较器版图的设计步骤：（1）将NMOS管和PMOS管的栅极连在一起。（2）把NMOS管和PMOS管的漏极通过金属1（metal1）连在一起。结合差分对的匹配设计，最终生成如下图1.5及图1.6的版图设计。图1.5差分对的匹配图1.6比较器版图部分设计1.4整体版图的布局当我们把过温保护电路版图的各个单元模块设计出来之后，就该规划整个OTP版图的布局了，每个单元模块摆放的位置都应该考虑清楚，单元模块不恰当的摆放可能对整个版图产生影响，比如布线问题，单元模块离的太远，导线就会太长。同时布局的时候应该先找到版图中有哪些敏感单元，优先考虑敏感单元的摆放。之后再考虑如何摆放才能使得各个单元模块布线更方便些。每个单元模块尽量摆放的紧凑一些，这样可以使我们的版图更精致，版图的面积更小[15]。最后我们应该尽量将整体版图摆放的接近一个正方形或者是长方形的形状，这是因为为了方便芯片的切割，芯片通常会切割成正方形或者长方形，所以整体版图应该摆放的如同正方形和长方形一样。图1.7模块整体版图如图1.7所示，我将每个单元模块的区域进行了划分，这样OTP模块的版图布局就完成了。

2OTP模块的版图验证如今集成电路芯片的产业越来越多，集成电路的工艺也变得繁琐，如果只靠版图设计工程师来对进行对版图错误的人工排查，这不仅难度非常之大而且既浪费时间也可能会漏掉很多没有发现的错误。而这些错误可能会导致整个芯片的失效，对公司产生极大的损失，因此我们用验证软件来帮我们查找验证版图设计过程中出现的错误是必要的，这个软件能在版图出版之前检查出一切可能存在的错误。这样既节省时间，又能准确的查找到版图的设计错误。整体版图已经再第四章进行展示，接下来对版图进行DRC和LVS检查。版图的物理验证在集成电路中可以查找出版图设计中的所有错误、为集成电路制造降低设计成本，规避风险等作用，正因为如此，版图的验证检查在集成电路的制造中尤为重要。版图的检测验证类型也相当多，有版图与电路一致性的检测LVS等，有版图与设计准则错误的检测DRC等。2.1DRC验证首先，在我们绘制版图前必须检查和确认该器件的使用工艺性质，之后再根据技术工艺厂家所给出的产品设计规范文档（Designrule）进行我们的版图设计工作，在版图之前，必须通过设计规范文档按照该工艺文件的规定，对版图层次间的最小长度、最小厚度以及对各个单元器件的基本形状检查以后，才能对版图层进行产品设计。需要严格按照设计规则文件的说明进行相应的设计。我们若是不根据厂商给的设计规则文件设计我们的版图，那么设计出来的版图很可能是制造不出来芯片的或者是制造出来芯片的集成电路性能会产生严重的影响，无法实现集成电路的功能[16]。所以该规则文件保证了集成电路的成品率和可制造性。因此在版图设计完成后，一定要使用设计验证软件对版图进行DRC检查。DRC验证的步骤如下所述：（1）点击版图编辑界面工具栏中的“Calibre”下的“nmDRC”，系统弹出DRC验证的对话框。（2）在Rules（规则）这一栏添加准备好的DRC验证文件。（3）点击“RunDRC”按钮，系统开始运行，对版图进行检测。在进行DRC检查后，出现了各层次之间的最小间隙不对，金属走线宽度不对，通孔间隙过小或过大的问题，在经过一轮又一轮的DRC验证和修改之后，最终出现了4个警告，并且通过了DRC验证，如下图2.1所示。图2.1DRC验证2.2LVS验证虽然说电路图是经过仿真分析，确保能实现其电路功能，但是最终版图出版之后，制造的集成电路不一定就能实现电路图仿真的功能，因为在版图设计过程中可能会出现各种问题，比如导线连接错误，忘记加通孔等，这会导致我们设计的版图会和电路图产生偏差，从而影响集成电路正常使用。而LVS验证可以通过对版图和电路的一致性检查，发现版图与电路不匹配的所有问题，所以经过LVS验证之后，我们就可以发现我们的版图是否和电路图是匹配的，这样才能保证我们设计的版图生产的芯片可以正常使用[17]。因此，在通过DRC对版图完成检查，并且检查通过没有问题之后，还需要对我们设计的版图来一个LVS检查验证，这样才能确保我们设计的版图和电路是一致性的。LVS验证步骤：（1）打开库