【答案】《数字电路分析与设计》(浙江大学)章节期末中国大学慕课答案

1数字电路中数制和编码第一单元测试1.单选题：

选项：

A、01001000.0011

B、01000110.0011

C、01000101.011

D、01011001.0010

答案：【01001000.0011】2.单选题：已知N=-0101011，则其补码为。

选项：

A、11010101

B、10101100

C、1101100

D、1010100

答案：【11010101】3.单选题：

选项：

A、1101010010

B、1010101010

C、1010110100

D、1101001010

答案：【1010101010】4.单选题：

选项：

A、120.5

B、156.5

C、112.6

D、96.4

答案：【120.5】5.单选题：

选项：

A、2AA

B、32C

C、2E0

D、1FE

答案：【2AA】6.单选题：下列关于BCD码的几种说法中，错误的是：

选项：

A、一组4位二进制数组成的BCD码只能表示一位十进制数

B、BCD码是一种人为选定的0～9这十个字符的代码

C、BCD码均为有权码

D、BCD码有多种

答案：【BCD码均为有权码】7.单选题：十进制数（-10）10的二进制补码表示为：

选项：

A、（01010）2

B、（11010）2

C、（00101）2

D、（10110）2

答案：【（10110）2】8.单选题：已知N=-0101011，则其原码为1101011

选项：

A、正确

B、错误

答案：【错误】9.单选题：R进制的进位规则是“逢R进1”，有1，2，…，R个数码。

选项：

A、正确

B、错误

答案：【错误】10.单选题：任何两个相邻的十进制数的格雷码仅有一位不同，这样可大大减小代码变化时出现的错误概率，所以它是一种错误最小化代码。

选项：

A、正确

B、错误

答案：【正确】11.单选题：已知N的反码为10110011，则补码为01001101。

选项：

A、正确

B、错误

答案：【错误】12.单选题：(011010010011)8421BCD=(1683)10=(0100100110110110)余三码

选项：

A、正确

B、错误

答案：【错误】2逻辑代数概述第二单元测试1.单选题：和逻辑式相等的是

选项：

A、ABC

B、1+BC

C、A

D、BC

答案：【A】2.单选题：和逻辑式相等的是

选项：

A、B

B、A

C、‍

D、

答案：【B】3.单选题：的反函数是

选项：

A、‍

B、

C、

D、

答案：【】4.单选题：已知函数L(A，B，C，D)的卡诺图如图所示，则函数L的最简与-或表达式为

选项：

A、

B、‍

C、BC+AD+BD

D、

答案：【】5.单选题：用卡诺图法化简出函数F(A,B,C,D)=∑m(0,2,3,4,6,11,12,15)+∑d(8,9,10,13,14)得最简与-或式

选项：

A、

B、‍

C、‍

D、

答案：【‍】6.单选题：用卡诺图法化简函数得其最简或-与表达式为：

选项：

A、‍

B、

C、‍

D、‍

答案：【‍】7.多选题：最简与或式的标准是（）：

选项：

A、包含的与项最少

B、各与项中包含的变量数最少

C、包含的或项最少

D、各或项中包含的变量数最少

答案：【包含的与项最少;各与项中包含的变量数最少】8.单选题：表达式‍是最简与非表达式

选项：

A、正确

B、错误

答案：【错误】9.单选题：逻辑函数的标准与或表达式和最简与或表达式都是唯一的

选项：

A、正确

B、错误

答案：【错误】10.单选题：用卡诺图将逻辑函数化简为最简与–或式L=∑m(0,1,2,3,4,6,8,9,10,11,12,14)=‍

选项：

A、正确

B、错误

答案：【正确】11.单选题：条件中不可能出现的组合称为任意项，条件中不允许出现的组合称为约束项，约束项和任意项统称为无关项。

选项：

A、正确

B、错误

答案：【正确】12.单选题：将逻辑函数L=AB+AC+BC用卡诺图表示为：

选项：

A、正确

B、错误

答案：【正确】13.单选题：四变量的卡诺图中，四个角上小方格代表的最小项不相邻。

选项：

A、正确

B、错误

答案：【错误】3数字电路中的基本门电路第三单元测试1.单选题：CMOS传输门电路如图所示，该电路输出的逻辑表达式为。

选项：

A、

B、

C、

D、

答案：【】2.单选题：CMOS电路如图所示，该电路输出的逻辑表达式为。

选项：

A、

B、

C、

D、

答案：【】3.单选题：以下电路均为TTL门电路，能实现功能的电路是。

选项：

A、

B、

C、

D、

答案：【】4.单选题：已知TTL反相器的输入输出电平具有如下的电压阈值：VIL=0.8V，VOH=3V，VIH=1.8V，VOL=0.3V，VCC=5V，则其低电平输入信号噪声容限VNL＝。

选项：

A、0.5V

B、1.2V

C、1.5V

D、2.2V

答案：【0.5V】5.单选题：当TTL反相器输出高电平时，负载门的输入电流将从反相器流出，这种负载性质称为负载。

选项：

A、拉电流

B、灌电流

C、高电平电流

D、低电平电流

答案：【拉电流】6.单选题：CMOS逻辑门电路如下图所示，该门电路实现的逻辑功能为。

选项：

A、与门

B、或门

C、与非门

D、或非门

答案：【或非门】7.单选题：CMOS门电路如图所示，电路输出为。

选项：

A、0

B、1

C、高阻态

D、无法确定

答案：【高阻态】8.单选题：以下TTL门电路中常用于线与应用的是。

选项：

A、与非门

B、三态门

C、集电极开路门

D、缓冲门

答案：【集电极开路门】9.单选题：两个TTL三态门的输出直接连接在一起。

选项：

A、可以

B、特定条件下可以

C、不可以

D、不确定

答案：【特定条件下可以】10.单选题：TTL门电路如图所示，当输入A=B=C=0时，输出Z为。

选项：

A、0

B、1

C、高阻态

D、无法确定

答案：【高阻态】11.多选题：与TTL集成电路相比，CMOS集成电路具有的优点有。

选项：

A、抗干扰能力强

B、功耗低

C、工作速度快

D、电源电压范围宽

答案：【抗干扰能力强;功耗低;电源电压范围宽】12.单选题：有源推拉式输出的门电路，其输出端可以并联。

选项：

A、正确

B、错误

答案：【错误】13.单选题：判断对错：CMOS三态与门相当于一个可控的逻辑开关，CMOS传输门相当于一个可控的模拟开关。（）

选项：

A、正确

B、错误

答案：【正确】14.单选题：判断对错：集电极开路门有高电平、低电平、高阻等状态。

选项：

A、正确

B、错误

答案：【错误】4基本触发器及其应用第四单元测试1.单选题：由或非门构成的基本SR锁存器的约束条件为（）。

选项：

A、SR=1

B、SR=0

C、S+R=1

D、S+R=0

答案：【SR=0】2.单选题：当时钟输入为低电平时，下降沿触发的触发器处于（）状态。

选项：

A、0

B、保持

C、1

D、无效

答案：【保持】3.单选题：由与非门构成的基本SR锁存器在=、=时，将使锁存器进入复位状态。

选项：

A、1；0

B、1；1

C、0；1

D、0；0

答案：【1；0】4.单选题：或非门组成的基本RS锁存器如图所示，若要求将输出置为1、置为0，则应选择（）。

选项：

A、A=B=0

B、A=B=1

C、A=1,B=0

D、A=0,B=1

答案：【A=1,B=0】5.单选题：图示电路中，能够实现功能的电路是（）。

选项：

A、

B、

C、

D、

答案：【】6.单选题：图示电路中，能够实现逻辑功能的电路是（）。

选项：

A、

B、

C、

D、

答案：【】7.单选题：为将D触发器转换为T触发器，下图所示电路的虚框内应是（）。

选项：

A、或非门

B、与非门

C、异或门

D、同或门

答案：【同或门】8.多选题：若JK触发器的现态为0，欲在CP作用后变为状态1，则J、K的值可以是（）。

选项：

A、J=1,K=0

B、J=0,K=0

C、J=X,K=1

D、J=1,K=X

E、J=0,K=1

答案：【J=1,K=0;J=1,K=X】9.单选题：高电平使能的钟控D锁存器在时钟CP=1期间，D端输入信号变化时，对输出端Q的状态没有影响。

选项：

A、正确

B、错误

答案：【错误】10.单选题：触发器的电路结构与逻辑功能没有必然联系。同一种逻辑功能的触发器可以用不同的电路结构来实现；同一种电路结构的触发器可以实现不同的逻辑功能。

选项：

A、正确

B、错误

答案：【正确】11.单选题：电路如图所示，假设各触发器的初态均为“0”，则电路的输入、输出波形如图（b）所示。

选项：

A、正确

B、错误

答案：【正确】5组合逻辑电路分析与设计第五单元测试1.单选题：用4选一的数据选择器构成的电路如图所示，其输出的最简与或表达式为（）。

选项：

A、

B、

C、

D、

答案：【】2.单选题：用4选1数据选择器和门电路设计的组合逻辑电路如图所示，电路输出的最简与-或表达式为（）。

选项：

A、

B、

C、

D、

答案：【】3.单选题：一位数值比较器的框图如下图所示，其中输出LA=B的最简与或表达式为LA=B=（）。

选项：

A、

B、

C、

D、

答案：【】4.单选题：由2线/4线译码器和与非门构成的电路如下图所示，写出其输出最简与或表达式（）。

选项：

A、

B、

C、

D、

答案：【】5.单选题：由3线/8线译码器74LS138和与非门构成的电路如下图所示，试分析并说明其逻辑功能是（）。

选项：

A、全加器

B、全减器

C、奇偶校验电路

D、一致性判别电路

答案：【全减器】6.单选题：试设计一个8421BCD码的奇偶判断电路，电路输入为A、B、C、D，其中A为高位，输出为F。要求输入为奇数时，电路输出为1；输入为偶数时，输出为0。根据题意，电路输出逻辑函数的标准与或式为F(A,B,C,D)=∑m()，约束条件为∑m()=0。

选项：

A、1,3,5,7,9；10,11,12,13,14,15

B、2,4,6,8,10；7,9,12,13,14,15

C、1,3,5,7,9；2,8,10,12,14,15

D、2,4,6,8,10；7,9,11,13,14,15

答案：【1,3,5,7,9；10,11,12,13,14,15】7.单选题：要想实现8421BCD码到余三码的转换，最简单的设计方法是使用（）。

选项：

A、3线-8线译码器

B、4位二进制加法器

C、4位二进制数值比较器

D、4选一数据选择器

答案：【4位二进制加法器】8.单选题：下列表达式中不存在竞争冒险的有（）。

选项：

A、

B、

C、

D、

答案：【】9.单选题：分析下图所示电路的逻辑功能，正确答案为（）。

选项：

A、当输入不同时，输出为1；当输入相同时，输出为0。

B、当输入不同时，输出为0；当输入相同时，输出为1。

C、当输入有奇数个1时，输出为1；否则为0。

D、当输入有偶数个1时，输出为1；否则为0。

答案：【当输入有奇数个1时，输出为1；否则为0。】10.多选题：由3线/8线译码器和与非门构成的电路如下图所示，输出的最小项之和表达为Z(A,B,C)=∑m（）。

选项：

A、2

B、3

C、6

D、7

E、4

F、5

答案：【2;3;6;7】11.单选题：数据分配器和二进制译码器具有相同的基本电路结构形式。（）

选项：

A、正确

B、错误

答案：【正确】12.单选题：编码器在某一时刻只能对一个输入信号进行编码。

选项：

A、正确

B、错误

答案：【正确】6时序逻辑电路分析与设计第六单元测试1.单选题：不能组成计数器的触发器为（）。

选项：

A、时钟R-S触发器

B、主从D触发器

C、维持阻塞D触发器

D、集成式J-K触发器

答案：【时钟R-S触发器】2.单选题：5个触发器构成的环形计数器的无效状态数为（）

选项：

A、5

B、10

C、27

D、22

答案：【27】3.单选题：某移位寄存器的时钟脉冲频率为1kHz，欲将存放在该寄存器中的数左移8位，完成该操作需要的时间为（）。

选项：

A、1ms

B、7ms

C、8ms

D、9ms

答案：【8ms】4.单选题：16进制加法集成计数器74161组成的电路如下图所示，该电路是_____进制计数器。

选项：

A、9

B、10

C、11

D、12

答案：【10】5.单选题：已知某个计数器的状态转换图如下所示，当计数时钟频率为800Hz时，则输出Q0、Q1、Q2的频率分别为（）。

选项：

A、400Hz、400Hz、400Hz

B、400Hz、200Hz、100Hz

C、400Hz、200Hz、200Hz

D、200Hz、200Hz、200Hz

答案：【400Hz、200Hz、200Hz】6.单选题：下图所示电路的驱动方程为（）：

选项：

A、

B、

C、

D、

答案：【】7.单选题：为了把串行输入的数据转换为并行输出的数据，可以使用（）。

选项：

A、数码寄存器

B、移位寄存器

C、集成计数器

D、RAM储存器

答案：【移位寄存器】8.单选题：下图所示的逻辑电路，当X=0时，Y输出的序列信号是（）。

选项：

A、10101

B、10011

C、1011010

D、1011011

答案：【1011010】9.单选题：用4位二进制加法计数器74161构成的计数器电路如图所示，则对该计数器应用电路功能描述正确的是（）。

选项：

A、余3码编码的十进制加法计数器

B、循环码编码的九进制加法计数器

C、余3码编码的三进制加法计数器

D、循环码编码的二进制加法计数器

答案：【余3码编码的十进制加法计数器】10.多选题：下列哪种方法可以构成序列信号发生器？

选项：

A、用计数器和数据选择器组成

B、用带反馈逻辑电路的移位寄存器

C、用计数器和译码器组成

D、用计数器和寄存器组成

答案：【用计数器和数据选择器组成;用带反馈逻辑电路的移位寄存器】11.单选题：判断对错：N进制计数器可以实现N分频。

选项：

A、正确

B、错误

答案：【正确】7半导体存储器和可编程逻辑器件第七单元测试1.单选题：与阵列和或阵列均可编程的器件是（）。

选项：

A、PAL

B、PLA

C、PROM

D、GAL

答案：【PLA】2.单选题：下面关于RAM的叙述中，不正确的是

选项：

A、随机存储器可以随时存取信息。

B、随机存储器掉电后信息丢失，恢复供电后信息为随机数。

C、计算机中的内存就是一种随机存储器。

D、随机存储器和只读存储器可以统一编址。

答案：【计算机中的内存就是一种随机存储器。】3.单选题：下列存储器中，（）存储器在掉电后仍能保证所存储的数据不丢失。

选项：

A、EEPROM

B、DRAM

C、SRAM

D、FIFO缓存器

答案：【EEPROM】4.单选题：某RAM有8根数据线，8位地址线，则其存储容量为

选项：

A、16KByte

B、8KByte

C、2Kbit

D、64Kbit

答案：【2Kbit】5.单选题：下列关于EPROM的叙述，正确的是（）。

选项：

A、编程后可用紫外线擦除，然后重新写入数据

B、可用电信号擦除

C、在单片机系统中常被用作数据存储器

D、断电后，数据丢失

答案：【编程后可用紫外线擦除，然后重新写入数据】6.单选题：CPLD和FPGA器件______。

选项：

A、即可以实现模拟电路又可以实现数字电路

B、必须使用专门的编程器对器件进行下载

C、在系统加电时可以对器件的内容进行重构

D、在系统加电时不可以对器件的内容进行重构

答案：【在系统加电时可以对器件的内容进行重构】7.单选题：可以进行在系统编程的器件是（）。

选项：

A、EPRO

B、PAL

C、GAL

D、CPLD

答案：【CPLD】8.单选题：在EDA中，IP的中文含义是（）。

选项：

A、网络供应商

B、在系统编程

C、知识产权核

D、网际协议

答案：【知识产权核】9.单选题：综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中，（）是错误的。

选项：

A、综合是纯软件的转换过程，与器件硬件结构无关

B、综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的

C、为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束

D、综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件

答案：【综合是纯软件的转换过程，与器件硬件结构无关】10.单选题：在EDA工具中能完成在目标系统器件上布局布线软件称为______。

选项：

A、仿真器

B、综合器

C、适配器

D、下载器

答案：【适配器】11.单选题：执行QuartusII的______命令，可以检查设计电路错误。

选项：

A、CreateDefaultSymbol

B、Compiler

C、Simulator

D、TimingAnalyzer

答案：【Compiler】12.多选题：PLD中阵列交叉点上的连接方式包括（）。

选项：

A、与连接

B、与或连接

C、可编程连接

D、硬线连接

E、断开连接

答案：【可编程连接;硬线连接;断开连接】13.单选题：目前知名PLD公司的开发系统软件都支持原理图、硬件描述语言(HDL)等输入方式。

选项：

A、正确

B、错误

答案：【正确】14.有一静态RAM（容量为128×4字位），该RAM应该有条地址线，有条数据线。

答案：【7；4】15.PLD的基本结构包括（）电路、（）阵列、（）阵列、（）电路。

答案：【输入缓冲；与；或；输出缓冲】16.将EPROM2716（2K×8字位）扩展成4096×16字位容量的存储器，共需片EPROM2716。

答案：【4】17.CPLD内部含有多个逻辑单元块，每个逻辑单元块相当于一个（）

答案：【GAL】8脉冲产生及变换电路第八单元测试1.单选题：图示555定时器组成的RS触发器。若6、2脚的输入均为，则3脚输出为：。

选项：

A、低电平

B、高电平

C、保持原来状态

D、不确定

答案：【保持原来状态】2.单选题：图示555定时器组成的电路。若将6、2脚短接，并作为外部信号输入端，则电路将构成为：

选项：

A、RS触发器

B、单稳态触发器

C、多谐振荡器

D、施密特触发器

答案：【施密特触发器】3.单选题：图示由555定时器组成的多谐振荡器电路，输出的低电平时间为：。

选项：

A、

B、

C、

D、

答案：【】4.单选题：图示由555定时器组成的单稳态触发器，在无触发脉冲时，输出的电平为：。

选项：

A、低电平

B、高电平

C、高低电平均有可能

D、由RC参数决定

答案：【低电平】5.单选题：图示由555定时器组成的单稳态触发器，，若要求输出脉冲宽度为1s，则电容C近似为：。

选项：

A、80

B、91

C、100

D、144

答案：【91】6.单选题：利用施密特触发器的回差特性，还可以构成单稳态触发器和多谐振荡器。

选项：

A、正确

B、错误

答案：【正确】7.单选题：555电路构成的可重触发的单稳态触发器，输出脉宽由RC时间常数决定。

选项：

A、正确

B、错误

答案：【错误】8.单选题：判断对错：图示由555定时器组成的电路，具有同相滞回比较器的效果。

选项：

A、正确

B、错误

答案：【错误】9.由CC7555集成定时器组成的功能电路如图。设二极管D为理想二极管。vO1波形的高电平宽度（大于/小于/等于/不定）低电平宽度。

答案：【小于】9数-模转换器与模-数转换器第九单元测验1.单选题：下列A/D转换器速度最快的是（）。

选项：

A、逐次逼近型A/D转换器

B、双积分型A/D转换器

C、并行比较型A/D转换器

D、计数器型A/D转换器

答案：【并行比较型A/D转换器】2.单选题：若8位DAC的满量程电压为5V，其对应的最小可分辨电压为（）。

选项：

A、0.625V

B、0.0196V

C、0.3125V

D、0.0049V

答案：【0.0196V】3.单选题：判断对错：D/A转换器输出模拟量的大小只取决于输入的数字量。

选项：

A、正确

B、错误

答案：【错误】4.已知某12位ADC的最小分辨电压为2mV，采用四舍五入的量化方法，若输入电压为5.337V，则输出数字量为()2。

答案：【101001101101】5.双积分型A/D转换器的特点是：转换速度（快/慢），抗干扰能力（强/弱）。（答案间用中文分号；隔开）

答案：【慢；强】6.一个8位D/A转换器的最小分辨电压VLSB=10mV，当输入二进制数为10101010时，其输出电压VO为V。

答案：【1.7】期末考试期末考试1.单选题：（3）在第4个时钟作用后，即图(b)中的t3时刻，移位寄存器状态Q2Q1Q0为（）。

选项：

A、000

B、001

C、010

D、011

E、100

F、101

G、110

H、111

答案：【101】2.单选题：（4）在t3时刻，的状态为（）。

选项：

A、00

B、01

C、10

D、11

答案：【01】3.单选题：（5）在t4时刻，输出XY的状态为（）。

选项：

A、00

B、01

C、10

D、11

答案：【01】4.单选题：（6）该电路的功能是（）。

选项：

A、串行半加器

B、串行半减器

C、串行全加器

D、串行全减器

答案：【串行全加器】5.单选题：若将图(a)的和图(b)的S3按照图中虚线所示相连，并将图(a)中Q2Q1Q0与图(b)中Q2Q1Q0分别相连，则整个电路构成（）计数器。

选项：

A、4进制加法

B、5进制加法

C、6进制加法

D、7进制加法

答案：【5进制加法】6.单选题：若将图(a)的和图(b)的S3按照图中虚线所示相连，并将图(a)中Q2Q1Q0与图(b)中Q2Q1Q0分别相连，则整个电路构成的计数器编码方式及特性为（）。

选项：

A、2进制编码，能自启动

B、2进制编码，不能自启动

C、余3码编码，能自启动

D、余3码编码，不能自启动

答案：【2进制编码，能自启动】7.单选题：如图(a)所示电路，其中三线-八线译码器功能表如下表，右移移位寄存器清零端C为高电平时异步清零，I为右移数据输入端，在控制脉冲C的每个周期内，从输入端I向移位寄存器输入三个数D0、D1和D2。若输入波形如图(b)所示，分析在5个时钟作用下的Q2Q1Q0输出波形，并回答以下各题。(1)在第2个时钟作用后，即图(b)中的t1时刻，移位寄存器状态Q2Q1Q0为（）。

选项：

A、000

B、001

C、010

D、011

E、100

F、101

G、110

H、111

答案：【100】8.单选题：（2）在第3个时钟作用后，即图(b)中的t2时刻，移位寄存器状态Q2Q1Q0为（）。

选项：

A、000

B、001

C、010

D、011

E、100

F、101

G、110

H、111

答案：【010】9.单选题：CC7555电路内部结构如图(a)所示，由两片CC7555构成的电路如图(b)所示，，输入vI为窄脉冲输入信号。(1)图(b)中CC7555(1)和CC7555(2)分别构成什么电路？

选项：

A、单稳态触发器、施密特触发器

B、施密特触发器、单稳态触发器

C、施密特触发器、多谐振荡器

D、单稳态触发器、多谐振荡器

答案：【单稳态触发器、多谐振荡器】10.单选题：(3)图（b）中，vO1的脉冲宽度为，

选项：

A、110us

B、90us

C、70us

D、11us

答案：【110us】11.单选题：（4）图（b）中，vO2的持续时间为

选项：

A、110us

B、70us

C、11us

D、9us

答案：【110us】12.单选题：某计数器的部分功能表如下所示。说明其清零功能为

选项：

A、同步低电平

B、同步高电平

C、异步低电平

D、异步高电平

答案：【同步低电平】13.单选题：某十进制加法计数器的进位输出端表达式为,，则进位端输出低电平的宽度为（）

选项：

A、CP低电平

B、CP高电平

C、CP周期

D、无法确认

答案：【CP低电平】14.单选题：下左图所示74LS192功能表，则下右图所示电路完成的是（）进制。

选项：

A、6进制加法

B、6进制减法

C、7进制加法

D、7进制减法

E、8进制加法

F、8进制减法

答案：【7进制减法】15.单选题：下图所示电路，若实现的是7进制，说明采用的计数器为（）。

选项：

A、同步清零

B、异步清零

C、以上均有可能

D、条件不足，无法确认

答案：【同步清零】16.单选题：某产品有A、B、C、D四项质量指标，每个指标合格为“1”，不合格为“0”。当指标A合格前提下，其他三项中只要有任意两项合格，产品就算合格。产品合格输出Z与四个指标之间的逻辑关系为：

选项：

A、

B、

C、

D、

答案：【】17.单选题：电路如图所示，若,则有：

选项：

A、

B、

C、

D、状态不定

答案：【】18.单选题：电路如图所示，则该电路实现的逻辑关系是：

选项：

A、

B、

C、

D、

答案：【】19.单选题：电路如图所示，则该电路实现的逻辑关系是：

选项：

A、

B、

C、

D、

答案：【】20.单选题：如果要用一个最大幅值为5.1V的模拟信号转变为数字信号。要求模拟信号每变化20mV能使数字信号的最低位（LSB）发生变化，那么应选用位的A/D转换器

选项：

A、6

B、7

C、8

D、9

答案：【8】21.单选题：一个八位D/A转换器的最小输出电压增量是0.02V，当输入代码为01001101时，输出电压vo为？

选项：

A、1.52V

B、1.54V

C、3.08V

D、3.06V

答案：【1.54V】22.单选题：图(a)所示为集成负边沿触发的JK触发器构成的计数器，图(b)所示为74HC283型4位二进制加法器。回答以下各题。(1)若将图(a)电路中接高电平“1“，则图(a)电路构成（）计数器。

选项：

A、8进制加法

B、8进制减法

C、10进制加法

D、10进制减法

答案：【8进制加法】23.单选题：若将图(a)的和图(b)的S3按照图中虚线所示相连，并将图(a)中Q2Q1Q0与图(b)中Q2Q1Q0分别相连，则当Q2Q1Q0为（）将Q2Q1Q0清零。

选项：

A、101时以异步方式

B、101时以同步方式

C、111时以异步方式

D、111时以同步方式

答案：【101时以异步方式】24.单选题：用多次置数法实现下图所示计数器状态，需要在（）处采用置数法。

选项：

A、2

B、3

C、4

D、5

答案：【4】25.单选题：采用同步低电平置数计数器，实现下左图所示状态，需要在下右图的第三列中填入（）。

选项：

A、0001101

B、1110010

C、0000110

D、1111001

答案：【1110010】26.单选题：采用同步低电平置数计数器，实现下左图所示状态，需要在下右图最后一列中填入（）。

选项：

A、1000/0110/0010

B、1010/1000/0100

C、1001/0111/0011

D、0110/1001/1000

答案：【1001/0111/0011】27.单选题：下列A/D转换器中，转换速度最快的是：

选项：

A、双积分型A/D转换器

B、并行比较型A/D转换器

C、逐次逼近型A/D转换器

D、计数式A/D转换器

答案：【并行比较型A/D转换器】28.单选题：设逻辑电路的输入DCBA是采用8421BCD编码的一位十进制数，要求当输入能被3或7整除时输出逻辑“1”，否则输出逻辑“0”，设0不能被整除，则输出Z的最简输出是：

选项：

A、

B、

C、

D、

答案：【】29.单选题：图示电路，输出Z的正确表达式为：

选项：

A、

B、

C、

D、

答案：【】30.多选题：(2)从下列波形中选出