【答案】《数字逻辑》(北京理工大学)章节期末中国大学慕课答案

第1章数制与编码第1章测验1.8位补码可表示的最小整数为（）

答案：【-128】2.16位补码可表示的最大整数为（）

答案：【32767】3.用余三BCD码表示十进制数129，其结果为（）。注意：连续书写答案，各位数字间不要空格

答案：【010001011100】4.二进制码10101转为为格雷码为（）

答案：【11111】5.将二进制数11001101.101转换为十进制为（）

答案：【205.625】6.将二进制数11001101.101转换为十六进制为（）

答案：【CD.A】7.用8位补码的形式表示十进制数-37为（）

答案：【11011011】第2章逻辑代数基础第2章测验1.单选题：下来各式哪个是函数的对偶式？

选项：

A、

B、

C、

D、

答案：【】2.多选题：最小项的性质包括

选项：

A、对于每个最小项，变量所有取值中仅有一组取值可以让该最小项的取值为1

B、对于每个最小项，变量所有取值中仅有一组取值可以让该最小项的取值为0

C、任意两个最小项进行“与”运算的结果为0

D、全体最小项之和为1

答案：【对于每个最小项，变量所有取值中仅有一组取值可以让该最小项的取值为1;任意两个最小项进行“与”运算的结果为0;全体最小项之和为1】3.单选题：函数F(A,B,C,D)=m1+m2+m3+m6+m7+m9与函数G(A,B,C,D)=M1·M2·M3·M6·M7·M9相等。

选项：

A、正确

B、错误

答案：【错误】4.单选题：F(A,B,C,D)=∑m(6,12,13,14)+d(3,7,15)化简成最简或与表达式的结果为F(A,B,C,D)=B(A+C)

选项：

A、正确

B、错误

答案：【正确】5.单选题：任何一个逻辑函数都可以写成唯一的最小项之和式

选项：

A、正确

B、错误

答案：【正确】6.单选题：异或运算的结果与同或运算的结果相反

选项：

A、正确

B、错误

答案：【错误】第3章门电路第3章测验1.单选题：下图所示CMOS门电路的逻辑功能是：

选项：

A、

B、

C、

D、

答案：【】2.多选题：三态门的输出状态包括哪些？

选项：

A、高电平

B、低电平

C、高阻

D、不定态

答案：【高电平;低电平;高阻】3.单选题：噪声容限越大，说明电路的抗干扰能力越强。

选项：

A、正确

B、错误

答案：【正确】4.单选题：CMOS门电路在静态时NMOS网络和PMOS网络总有一个是截止的，所以CMOS门电路的静态功耗为零。

选项：

A、正确

B、错误

答案：【错误】5.单选题：通常来说，实现相同逻辑，采用TTL门电路比CMOS门电路所需的功耗更小。

选项：

A、正确

B、错误

答案：【错误】6.从某门电路的手册得知，该电路的最小输入高电平VIH(min)为2.4V，最大输入低电平VIL(max)为0.8V。最小输出高电平VOH(min)为2.8V，最大输出低电平VOL(max)为0.4V，则该电路的噪声容限为V。

答案：【0.4】第4章组合逻辑电路第4章测验1.单选题：只用二输入异或门实现F(A,B,C,D)=∑m(0,3,5,6,9,10,12,15)，至少需要（）个二输入异或门。

选项：

A、2

B、3

C、4

D、5

答案：【4】2.单选题：输出低电平有效的二进制译码器，其输出信号是输入信号的（）。

选项：

A、最大项

B、最小项

C、无关项

D、约束项

答案：【最大项】3.单选题：用下图所示的二选一数据选择器实现二输入或门的功能，已知数据选择端S接A，要求输出为F=A+B，则数据输入端D0和D1应该分别接（）、（）。

选项：

A、AB

B、B1

C、0A

D、1B

答案：【B1】4.多选题：任意一个三变量逻辑函数，都可以用1个输出高电平有效的3-8译码器加1个（）电路（输入端个数不限）实现。

选项：

A、与非门

B、与门

C、或非门

D、或门

答案：【或非门;或门】5.单选题：下图所示的电路中，输出函数F和G的功能相同，其中F的表达式为F(A,B,C)=∑m(2,4,7)

选项：

A、正确

B、错误

答案：【错误】6.单选题：组合逻辑电路在任一时刻输出信号的稳态值，仅取决于该时刻的输入信号，与输入的历史无关。

选项：

A、正确

B、错误

答案：【正确】第5章锁存器和触发器第5章测验1.单选题：用一个D触发器和一个门电路实现T触发器，所需的门电路为（）

选项：

A、与非门

B、或非门

C、异或门

D、与门

答案：【异或门】2.单选题：锁存器和触发器的区别在于，锁存器是由（）触发，触发器是由（）触发。

选项：

A、电平电平

B、电平时钟边沿

C、时钟边沿电平

D、时钟边沿时钟边沿

答案：【电平时钟边沿】3.单选题：JK触发器的JK端均接“1”时，其功能相当于T触发器。

选项：

A、正确

B、错误

答案：【错误】4.单选题：基本RS锁存器的Q端的输出值代表锁存器的状态。

选项：

A、正确

B、错误

答案：【正确】5.JK触发器J=1，K=0时，时钟触发沿到来之后其输出Q的值为（）。

答案：【1】第6章常用时序电路组件第6章测验1.单选题：将一个带有同步置数功能的模16同步加法计数器设计成模12的计数器，若采用状态1101产生置数信号，则置数输入端口的值应该是（）

选项：

A、0010

B、1100

C、0001

D、1101

答案：【0010】2.单选题：由三个异步置位T’触发器构成的模8二进制减法计数器，若要采用脉冲反馈置位的方式将其设计成模5计数器，则用于产生置位信号的状态为（）。

选项：

A、000

B、010

C、001

D、011

E、101

答案：【010】3.单选题：由三个异步复位T’触发器构成的模8二进制加法计数器，若要采用脉冲反馈复位的方式将其设计成模5计数器，则用于产生复位信号的状态为（）。

选项：

A、000

B、100

C、101

D、110

答案：【101】4.多选题：关于同步计数器，以下说法正确的是

选项：

A、可以用T'触发器设计同步计数器。

B、同步计数器中所有触发器都由同一个时钟信号触发。

C、将两个同步计数器级联时，可以采用同步级联，也可以采用异步级联。

D、两个同步计数器进行同步级联的前提是计数器有使能输入端口。

答案：【同步计数器中所有触发器都由同一个时钟信号触发。;将两个同步计数器级联时，可以采用同步级联，也可以采用异步级联。;两个同步计数器进行同步级联的前提是计数器有使能输入端口。】5.多选题：以下哪些功能可以用移位寄存器实现？

选项：

A、串行输入并行输出

B、并行输入串行输出

C、串行输入串行输出

D、乘法（乘以2的整数次方）

E、除法（除以2的整数次方）

答案：【串行输入并行输出;并行输入串行输出;串行输入串行输出;乘法（乘以2的整数次方）;除法（除以2的整数次方）】6.单选题：一个计数器的模是6，说明该计数器有6个有效状态。

选项：

A、正确

B、错误

答案：【正确】7.单选题：一个计数器有5个有效状态和1个过渡态，则该计数器的模是6

选项：

A、正确

B、错误

答案：【错误】8.单选题：寄存器是暂时存储数据的器件，可以由锁存器组成，也可以由触发器组成

选项：

A、正确

B、错误

答案：【正确】第7章时序逻辑电路第7章测验1.单选题：如图所示为某摩尔型状态机的状态转换图，若该电路工作时输入信号永远为1，则其输入信号可否作为时钟信号的分频信号？（）若可作为分频信号，为几分频？（）

选项：

A、是三分频

B、是二分频

C、否

D、是六分频

答案：【是三分频】2.单选题：相同寄存器构成的扭环形计数器的模是环形计数器模的（）倍？

选项：

A、2

B、1

C、3

D、4

答案：【2】3.多选题：以下哪些步骤是设计同步时序电路的常用步骤

选项：

A、逻辑化简

B、逻辑抽象

C、状态化简

D、写逻辑方程组

E、判断能否自启动

答案：【逻辑化简;逻辑抽象;状态化简;写逻辑方程组;判断能否自启动】4.多选题：下列哪些方程组可以用于描述有限状态机

选项：

A、输出方程组

B、状态方程组

C、驱动方程组

D、输入方程组

E、转换方程组

答案：【输出方程组;状态方程组;驱动方程组】5.单选题：如果电路启动后能在有限个时钟周期内自动进入有效循环，则称该电路可自启动

选项：

A、正确

B、错误

答案：【正确】6.单选题：功能相同的电路，用米里型状态机实现可能会比摩尔型状态机所用的触发器个数少

选项：

A、正确

B、错误

答案：【正确】7.单选题：摩尔型状态机的输出与当前状态有关，还与当前输入有关，所以其输出可能出现毛刺

选项：

A、正确

B、错误

答案：【错误】8.如图所示的状态转换表中，有几对状态是等价的？（）

答案：【2】9.如图所示的状态转换图，在某个稳定时刻（时钟有效沿未到达）时，输入信号A为1，状态为Y，此时输出Z为（）

答案：【0】10.设计一个移存型一般序列发生器，所产生的序列为11011，需要（）个D触发器。

答案：【4】期末考试期末考试1.将函数F(A,B,C,D)=∑m(1,4,5,6,7,9,11)化简成最简或与式，其结果为（）

答案：【给出准确的最简或与式】2.用一个上升沿触发的T触发器加少量门电路设计一个上升沿触发的D触发器，画出其电路图。

答案：【画出准确的D触发器的电路图】3.用D触发器设计一个模5计数器，输出状态为Q2Q1Q0，要求其有效状态的循环顺序为000->011->010->101->111->000,所有无效态的次态均为000，写出三个D触发器的驱动方程。

答案：【准确写出1个驱动方程准确写出第2个驱动方程准确写出第3个驱动方程】期末考试1.十六进制数BC转换为十进制的结果为（）

答案：【1