CN115658586B 资源管理芯片、方法、电子设备及可读存储介质 （苏州浪潮智能科技有限公司）

2所述设备控制器用于接收资源获取指令，并根据所述资源获取指令分所述总线设备包括多个第二端点；所述总线设备用于将接收到的数据所述第一缓冲器用于存储所述数据，以及，在所述访问控制器控制所述集线器用于通过所述第一端点接收所述数据，以及，在所述访问控制端点用于在所述第一寄存器控制下控制所述第一端点接收所述第一缓冲器发送的数所述访问控制器用于接收所述设备控制器发送的控制指令，并根据所述控所述第二控制端点用于在所述第一寄存器控制下控制所述第二端点接收数据，以及，所述第一寄存器还用于根据所述资源获取指令设置所述第一接口所述帧链表用于确定所述集线器当前待传输的数据，以及，根据所述所述通道选择模块用于根据所述设备控制器发送的第一控制指令打开所述第一控制3所述总线仲裁器用于在多个传输通道的通道优先级相同的情况下，所述路由逻辑模块用于解析所述总线设备发送数据的数据包类型，所述共享传输缓冲器用于接收所述路由逻辑模块路由来的所述第一数述访问控制器控制下将所述第一数据发送给所述专用传输缓冲器用于接收所述路由逻辑模块路由来的所述第二数述访问控制器控制下将所述第二数据发送给通过所述设备控制器控制所述总线设备接收所述数据，以及将所述通过所述设备控制器控制所述第一缓冲器接收并存储所述总线设备发通过所述设备控制器向访问控制器发送控制指令，控制所述访问控制器8.一种可读存储介质，其特征在于，当所述存储45[0019]所述第一寄存器还用于根据所述资源获取指令设置所述第一接口的数据传输类[0021]所述第一控制端点用于在所述第一寄存器控制下控制所述第一端点接收所述第[0024]所述数据链表用于缓存所述总线设备通过所述第一缓冲器发送给所述集线器的[0027]所述帧链表还用于根据所述第二控制指令设置当前帧内待传输的各类型数据包[0030]所述通道选择模块用于根据所述设备控制器发送的第一控制指令打开所述第一[0034]所述共享传输缓冲器用于接收所述路由逻辑模块路由来[0035]所述专用传输缓冲器用于接收所述路由逻辑模块路由来6[0039]通过所述设备控制器控制所述第一缓冲器接收并存储所述总线设备发送来的数问指令生成；在所述远程访问指令表征所述远程客户端向所述外接设备发送数据的情况[0042]通过运行于所述芯片之上的资源管理程序接收所述远程客户端发送的远程数据[0043]通过所述资源管理程序将所述远程数据包发送给运行于所述芯片之上的数据传[0045]所述资源管理程序通过运行于所述芯片之上的芯片驱动程序向设备控制器发送资源获取指令，控制所述设备控制器根据所述资源获取指令分配用于接收数据的总线设7[0051]通过所述设备控制器控制所述总线设备接收所述外接设备的中央处理器发送的一端点接收所述数据并将所述数据传输给所述数[0055]通过所述数据传输程序对所述本地数据包进行解析及处8器50控制下将所述数据发送给所述集线器20；所述集线器20用于通过所述第一端点202接用于接收到运行于芯片之上的软件或者是运行于芯片挂接的计算机设备的中央处理器配用于接收数据的总线设备30，以及为该总线设备30配置对应的端口201和第一端点202。9集线器20的第一端点202可以接收该总线设备3[0078]本发明实施例中，多个第一缓冲器40在硬件上是一个随机存取存储器(random于存储对应的总线设备30通过第二端点301发送来的数据。当第一缓冲器40接收到来自访[0081]例如，本发明实施例的资源管理芯片可以是现场可编程门阵列芯片(Field问控制器50。其中，第一缓冲器40可以是先进先出存储器(FirstInputFirstOutput，器可以包括六个向下的端口201和15个第一端点202，可以支持最多六个USB总线设备通过例的第一端点202和第二端点301可以是可编程端点，可编程端点支持批量传输(Bulk[0082]需要说明的是，USB作为一种高速传输总线，需要承载多种业务类型的数据包传目前的USB控制器标准包括：OHCI接口标准(OpenHostControllerInterface，OHCI)、EHCI接口标准(EnhancedHostControllerInterface，EHCI)和XHCI接口标准线器一般集成在USB控制器中，根集线器可以包括最多5级的非根集线器以及形式各样的为3个层级，包含配置(Configuration)、接口(Interface)和端点(Endpoint)。一个设备具备多个功能时，它会包含多个Interface。多个Interface组合在一起，称为一个中最小的可寻址单元，对应硬件上的一个数据缓冲区，用来存放和发送USB数据，一个及第三寄存器103；所述集线器20包括多个端口201和多个第一端点202；所述第一寄存器二寄存器102用于向所述访问控制器50发送第一控制指令，使得所述访问控制器50根据所述第一控制指令打开指定的数据传输通道；所述第三寄存器103用于为各总线设备30分别设备30用于将接收到的数据通过所述第二端点301发送给对应的第一缓冲器40；所述第一50控制下将所述数据输出到所述芯片外部；所述访问控制器50用于接收所述第二寄存器芯片挂接的计算机设备的CPU之上的软件发送的资源获取指令后，可以根据资源获取指令设置用于接收数据的总线设备30，以及为该总线设备30配置对应的集线器端口201和第一出到芯片外部。第三寄存器103用于在芯片初始化时为多个总线设备30配置各自对应的第第三寄存器103还用于查询各第一缓冲器40的当前状态，支持USB2.0协议高速模式特有的[0091]本发明实施例提供的资源管理芯片，可以通过芯片中的第一寄存器101动态分配制器来控制第一缓冲器40和集线器20之间，以及集线器20和芯片外部之间进行数据传输，寄存器103可以通过查询各第一缓冲器40的当前状态，在实际发送数据传输请求前，判定第一寄存器101还用于根据所述资源获取指令设置所述第一接口的数据传输类型，使得所个第二控制端点和多个第二端点301，第二控制端点用于控制多个第二端点301接收数据，[0095]本发明实施例中，第一寄存器101还用于根据资源获取指令设置第一接口的数据点，所述第二端点设置301在所述第一接口中；所述第二控制端点用于在所述第一寄存器所述第一寄存器101还用于根据所述资源获取指令设置所述第一接口的数据传输类型，使过第一寄存器101根据实际的需求对多个总线设备30进行动态分配，解决总线设备资源固于在所述第一寄存器101控制下控制所述第一端点202接收所述第一缓冲器40发送的数据，并通过所述第一端点202将所述数据发送给所述第二缓冲器进行存储；所述第二缓冲器用器。第二缓冲器在硬件上是一个缓存区域，第二缓冲器比第一端点202具有更多的存储空FPGA芯片对外的4个USB引脚，经USB线缆挂接到外接计算机设备CPU内部的USB主机控制器[0100]本发明实施例提供的集线器20，可以通过第一控制端点控制第一端点202方便地小为1毫秒，每一帧包括全速等时数据有效负载。高速微帧的时间片大小为125微秒，在个每一帧包括全速等时数据有效负载中最高80％的时间内优先传输中断传输和同步传输[0105]本发明实施例的第二缓冲器通过帧链表和数据链表可以满足总线协议对数据传芯片之上的软件或者是运行于芯片挂接的计算机设备的CPU之上的软件可以在芯片初始化时设置各传输通道的优先级，本发明实施例的访问控制器可以支持最多四档优先级设置。在通道选择模块接收到设备控制器10中访问控制器相关的寄存器发送的第一控制指令后，首先由运行于芯片之上的软件或者是运行于芯片挂接的计算机设备的CPU之上的软件进行接的计算机设备的CPU之上的软件可以通过USB设备控制器给出的DMA相关寄存器，控制通因此，运行于芯片之上的软件或者是运行于芯片挂接的计算机设备的CPU之上的软件可以输通道、通道选择模块和总线仲裁器，DMA控制器的多个传输通道可以与多个FIFO建立连在收到硬件仲裁的控制指令后，可以根据通道编号对相同优先级的各传输通道进行排序，通过通道选择模块控制各传输通道进行数据传输，使得DMA控制器可以在设备控制器的控制下在FIFO与芯片外接设备的内存之间进行制器50控制下将所述第二数据发送给所述集延的要求低，可以将总线设备30发送数据中对时延的要求低也即符合第一时延要求的数芯片可以满足总线协议中关于数据传输类型的要求，可以承载多种业务类型的数据包传[0125]步骤603、通过所述设备控制器控制所述第一缓冲器接收并存储所述总线设备发器通过第一端点接收所述数据并将所述数据输出到及USB协议栈发送给芯片外接设备的本地问指令生成；在所述远程访问指令表征所述远程客户端向所述外接设备发送数据的情况[0131]步骤605、通过运行于所述芯片之上的资源管理程序接收所述远程客户端发送的[0132]步骤606、通过所述资源管理程序将所述远程数据包发送给运行于所述芯片之上[0140]本发明实施例中，在远程访问指令表征远程客户端向外接设备发送数据的情况线器通过第一端点接收所述数据并将所述数据传输给所述数[0150]本发明实施例中，在远程访问指令表征外接设备向远程客户端发送数据的情况线设备在设备控制器控制下接收芯片外接设备的本地中央处理器向资源管理芯片发送的以及板级硬件的CPU硬件实体，其中COU包括USB主机控制器。中间部分自下而上，分别是功能的硬件支撑来自FPGA内部实现的USBIP。运行于FPGA之上的Linux内核中包括，对应FPGA内部USBIP的各类驱动程序、暴露给USB资源管理程序的USBIP资源管理程序以及透传远程PC和本地CPU之间交互数据的传[0159]在此提供的算法和显示不与任何特定计算机、虚拟系统或者其他设备固有相上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施微处理器或者数字信号处理器(DSP)来实现根