微机原理期末复习题及答案

微机原理期末复习题及答案一、单项选择题（每题2分，共30分）1.在8086/8088微处理器中，用于形成20位物理地址的寄存器组合是（）。A.CS和IPB.DS和BXC.SS和SPD.CS和IP，但需段寄存器左移四位加偏移地址答案：D。解析：8086/8088采用分段内存管理，物理地址=段基址×16+偏移地址。选项A、B、C描述的均为特定寄存器对，但物理地址的形成机制是通用的，即任何段寄存器（CS、DS、ES、SS）左移4位（相当于乘以16）后与对应的16位偏移地址相加。2.8086CPU在最小工作模式下，引脚MNA.高电平B.低电平C.悬空D.时钟信号答案：A。解析：MN3.下列8086指令中，执行后不会改变标志寄存器CF位的是（）。A.ADDAX,BXB.INCAXC.SUBCX,DXD.ROLAL,1答案：B。解析：INC指令执行加1操作，但不会影响CF（进位标志）位。它会影响AF、OF、PF、SF和ZF。ADD、SUB指令会影响CF，ROL（循环左移）指令会将操作数的最高位移入CF。4.若某存储芯片的容量为8KA.10根B.11根C.12根D.13根答案：D。解析：8K=，因此需要13根地址线来寻址芯片内部的5.在8086中断系统中，中断类型码为20H的中断向量存放在内存地址（）开始的连续4个字节中。A.00020HB.00080HC.00080H~00083HD.00080H~00083H，但需注意顺序答案：C。解析：中断向量地址=中断类型码×4。20H×4=80H。因此，中断服务程序的入口地址（CS:IP）存放在00080H~00083H这4个字节中，其中低字（偏移地址IP）在80H、81H，高字（段基址CS）在82H、83H。6.可编程并行接口芯片8255A工作在方式1（选通输入输出）时，用作数据端口的是（）。A.端口A和端口B均可B.仅端口AC.仅端口BD.端口A、B、C均可答案：A。解析：8255A的方式1是选通的输入/输出方式。在此方式下，端口A和端口B都可以作为数据端口（输入或输出，由方式控制字设定），端口C的部分引脚被自动定义为固定的联络（握手）信号线。7.若要将8253计数器0设置为方式3（方波发生器），计数初值为1000（十进制），采用BCD计数，则控制字应为（）。A.00110111BB.00110110BC.00110111B或00110110B，取决于读写格式D.00010111B答案：A。解析：控制字格式：SSRRBCD。计数器0：SS=008.在8086系统中，若某外设的中断请求信号接至8259A的IR2引脚，其中断类型码基值为08H，则CPU响应该中断时，从中断控制器读回的中断类型码是（）。A.08HB.09HC.0AHD.0BH答案：C。解析：8259A的中断类型码=中断向量基值+IR引脚号。IR2引脚号为2，基值为08H，故类型码为08H+2=0AH。9.下列总线中，属于系统总线的是（）。A.USBB.PCIC.I2CD.RS-232答案：B。解析：系统总线是计算机内部各部件（CPU、内存、I/O接口）之间互连的总线，如早期的ISA、EISA，现代的PCI、PCI-E等。USB、I2C、RS-232属于设备总线或外部通信总线。10.8086CPU执行指令“MOV[BX],AX”时，所完成总线操作的周期顺序是（）。A.仅写总线周期B.先读后写总线周期C.一个总线周期内完成D.一个写总线周期答案：D。解析：该指令将AX寄存器的内容传送到由DS:BX指向的内存单元。这是一个典型的存储器写操作，只需要执行写总线周期。虽然指令本身需要取指，但取指周期是独立的。11.在DMA工作方式下，数据传送过程是由（）控制的。A.CPU执行程序B.CPU响应中断C.硬件控制器（DMAC）D.总线缓冲器答案：C。解析：DMA（直接存储器存取）方式下，数据传输由专门的DMA控制器（DMAC，如8237A）控制，DMAC接管系统总线，直接在I/O设备与内存之间进行高速数据交换，无需CPU干预。12.下列有关Cache的叙述中，正确的是（）。A.Cache是内存的一部分B.Cache的引入是为了解决CPU与内存之间的速度匹配问题C.所有程序和数据都必须先调入Cache才能被CPU访问D.Cache的容量一定比主存小，但比寄存器大答案：B。解析：Cache是位于CPU和主存之间的高速小容量存储器，用于缓存CPU频繁访问的指令和数据，以缓解CPU与主存之间的速度差异（即速度匹配问题）。A错，Cache是独立于内存的SRAM；C错，CPU可以直接访问内存，Cache只是起加速作用的透明部件；D描述虽常为真，但不是定义或原理性正确选项。13.8086系统中，若某中断服务程序执行STI指令后，又执行了IRET指令，则（）。A.立即开放可屏蔽中断B.返回主程序后开放可屏蔽中断C.取决于IRET指令执行时栈顶的标志寄存器状态D.可屏蔽中断始终被禁止答案：C。解析：STI指令将IF标志置1，开放可屏蔽中断。IRET指令从堆栈中弹出IP、CS和Flags。因此，中断返回后是否允许可屏蔽中断，取决于IRET执行前堆栈中保存的标志寄存器（Flags）的IF位状态，而不是由STI决定。STI的影响在IRET执行后被覆盖。14.串行通信中，异步传输一帧数据的起始位是（）。A.高电平B.低电平C.高电平或低电平D.时钟上升沿答案：B。解析：异步通信以字符为单位传输，每帧以一个逻辑低电平的起始位开始，用以通知接收方新字符的到来。15.在8086汇编中，指令“LEABX,[SI+100H]”执行后，BX中的内容是（）。A.将SI内容加100HB.将内存地址[SI+100H]处的一个字送入BXC.将内存地址[SI+100H]处的一个字节送入BXD.将有效地址（偏移地址）SI+100H送入BX答案：D。解析：LEA（LoadEffectiveAddress）指令的功能是计算源操作数的有效地址（偏移地址），并将其送入指定的16位寄存器（此处为BX），而不是将该地址处的内容送入寄存器。选项A描述的是加法操作，B和C描述的是内存读取操作。二、多项选择题（每题3分，共15分，多选、少选、错选均不得分）1.8086/8088CPU的内部结构主要包括哪两大独立部件？（）A.总线接口单元（BIU）B.算术逻辑单元（ALU）C.执行单元（EU）D.指令队列缓冲器答案：A、C。解析：8086/8088CPU采用流水线结构，内部由总线接口单元（BIU）和执行单元（EU）两大部件组成。BIU负责与内存和I/O接口交换数据（取指令、读写数据），EU负责指令译码和执行。ALU是EU的一部分，指令队列是BIU的一部分。2.下列属于8086CPU标志寄存器中状态标志位的有（）。A.CF（进位标志）B.IF（中断允许标志）C.OF（溢出标志）D.TF（陷阱标志）答案：A、C。解析：8086标志寄存器（Flags）中的标志位分为状态标志和控制标志。状态标志反映ALU操作结果的特性，包括CF（进位）、PF（奇偶）、AF（辅助进位）、ZF（零）、SF（符号）、OF（溢出）。控制标志用于控制CPU的操作模式，包括IF（中断允许）、DF（方向）、TF（陷阱）。3.下列指令中，源操作数的寻址方式为寄存器间接寻址的有（）。A.MOVAX,[BX]B.MOVAL,[SI]C.MOV[DI],CXD.ADDDX,[BP+10H]答案：A、B。解析：寄存器间接寻址的有效地址（偏移地址）直接取自一个间址寄存器（BX、BP、SI、DI）。A、B符合。C的目的操作数是寄存器间接寻址，源操作数是寄存器寻址。D是寄存器相对寻址（基址/变址+位移量）。4.半导体存储器的主要技术指标包括（）。A.存储容量B.存取速度C.功耗D.可靠性答案：A、B、C、D。解析：存储容量（如容量5.可编程中断控制器8259A的主要功能包括（）。A.接收和管理外部中断请求B.进行中断优先级排队C.向CPU提供中断类型码D.执行中断服务程序答案：A、B、C。解析：8259A负责管理外部可屏蔽中断请求（IR0~IR7），对其进行优先级判别（固定或循环优先级），在CPU响应中断时通过数据总线向CPU提供相应的中断类型码。执行中断服务程序是CPU的功能，不是8259A的功能。三、填空题（每空1分，共20分）1.8086CPU有\_\_\_\_\_\_根地址线，可直接寻址\_\_\_\_\_\_字节的存储空间。答案：20，1M（或，或1048576）2.8086CPU复位后，CS的值为\_\_\_\_\_\_，IP的值为\_\_\_\_\_\_，故系统从物理地址\_\_\_\_\_\_处开始执行指令。答案：FFFFH，0000H，FFFF0H（或FF3.指令“MOVAX,0”和“XORAX,AX”都可将AX清零，但后者执行后CF标志为\_\_\_\_\_\_。答案：0（或清零）4.若AL=83H，执行指令“CBW”后，AX=\_\_\_\_\_\_。答案：FF83H。解析：CBW将AL的符号位扩展到AH。AL=83H（二进制10000011），最高位为1，故扩展后AH=FFH，AX=FF83H。5.堆栈操作遵循\_\_\_\_\_\_原则，在8086中，堆栈指针SP总是指向\_\_\_\_\_\_。答案：后进先出（LIFO），栈顶（或当前栈顶单元）6.一个基本的I/O端口编址方式有两种：\_\_\_\_\_\_和\_\_\_\_\_\_。8086CPU采用\_\_\_\_\_\_编址方式。答案：统一编址（存储器映射编址），独立编址（I/O映射编址），独立编址7.在中断处理过程中，为了保护现场，通常需要将\_\_\_\_\_\_寄存器的内容压入堆栈。答案：标志（或Flags）及程序中要用到的寄存器（通用寄存器、段寄存器等）8.8255A的端口C可以按位进行置位/复位操作，这是通过向其\_\_\_\_\_\_写入\_\_\_\_\_\_来实现的。答案：控制口，置位/复位控制字9.若8253的CLK0输入时钟频率为2MHz，为在OUT0端产生周期为1ms的方波，应写入计数器0的计数初值为\_\_\_\_\_\_（十进制）。答案：2000。解析：计数初值==。输入时钟周期=1/10.在串行通信中，衡量数据传输速率的指标是\_\_\_\_\_\_，其单位是\_\_\_\_\_\_。答案：波特率（BaudRate），波特（Baud）11.DMA控制器8237A有\_\_\_\_\_\_个独立的DMA通道，一次完整的DMA传输过程包括\_\_\_\_\_\_、数据传送和传送结束三个阶段。答案：4，DMA请求/响应（或传输前处理）四、简答题（每题5分，共25分）1.简述8086系统中最小模式与最大模式的主要区别。答案：主要区别在于系统控制信号的形成方式和应用规模不同。（1）引脚连接：最小模式时，MN（2）控制信号产生：最小模式下，所有总线控制信号（如RD―,WR―,M/IO―,ALE,DT/R,（3）系统规模：最小模式适用于单处理器系统，结构简单。最大模式支持多处理器（如协处理器8087）系统，通过总线仲裁器8289实现总线共享，系统更复杂，功能更强。2.什么是中断向量表？它在内存中位于什么位置？8086CPU如何根据中断类型码找到对应的中断服务程序入口地址？答案：（1）中断向量表是存放所有中断服务程序入口地址（即中断向量）的一个内存区域。（2）它位于内存最低端的1KB空间，地址范围从00000H到003FFH。（3）CPU根据中断类型码（n）查找中断向量表的过程为：首先将中断类型码乘以4，得到该中断向量在表中的起始地址（4×n）。然后，从这个地址开始连续读取4个字节：前两个字节（低地址）为中断服务程序的偏移地址（IP），送入IP寄存器；后两个字节（高地址）为中断服务程序的段基址（CS），送入CS寄存器。随后CPU从新的CS:IP处开始执行，即进入了中断服务程序。3.简述动态存储器（DRAM）为什么需要刷新？刷新的实质是什么？答案：（1）需要刷新的原因：DRAM依靠电容存储电荷来表示信息“0”或“1”。由于电容存在漏电流，其存储的电荷会逐渐泄漏，导致信息丢失。因此，必须在信息丢失之前，定期对电容进行充电，以保持数据不变。（2）刷新的实质：刷新操作就是周期性地（通常为2ms、4ms或8ms内）对DRAM的所有存储单元执行一次“读”操作。但此“读”操作并不真正输出数据，而是将读出的数据经过放大后，再写回原存储单元，从而对存储电容进行电荷补充（再生）。刷新是按行进行的，每次刷新存储矩阵中的一行。4.简述可编程定时器/计数器8253有哪几种工作方式？其中哪几种方式可用作定时器？答案：8253有六种工作方式：方式0：计数结束中断方式。方式1：可编程单稳态触发器方式。方式2：频率发生器（分频器）方式。方式3：方波发生器方式。方式4：软件触发选通方式。方式5：硬件触发选通方式。其中，所有方式都可以实现定时功能，因为定时本质上是计数稳定时钟脉冲。但通常方式2和方式3因其自动重复加载初值的特性，更常被用作定时器（或信号发生器），以产生连续的定时中断或周期波形。5.什么是总线周期？一个基本的8086读总线周期包含几个T状态？请简述每个T状态的主要操作。答案：（1）总线周期是CPU通过总线与存储器或I/O端口进行一次数据交换（读或写）所需的时间。（2）一个基本的8086读总线周期通常包含4个T状态：T1，T2，T3，Tw（如果需要），T4。（3）各T状态主要操作：T1：CPU输出地址信息（A19~A0）和地址锁存允许信号ALE（高电平），利用ALE的后沿将地址锁存到地址锁存器中。同时输出总线高允许BHE―T2：CPU撤销地址/数据总线上的地址信息，使其变为高阻态，为读入数据做准备。同时发出读信号RD―（低有效）和数据传输方向信号DT/T3：存储器或I/O端口将数据送上数据总线，CPU在T3状态结束时采样数据总线，读取数据。Tw（等待状态）：若存储器或I/O设备速度较慢，不能在T3状态前准备好数据，则通过READY信号通知CPU，CPU在T3和T4之间插入一个或多个Tw状态，并在每个Tw的前沿继续采样READY，直到READY有效，才进入T4。T4：CPU撤销RD五、应用题（共60分）1.（12分）分析程序段，写出每条指令执行后相关寄存器或标志位的变化，并给出最终结果。已知：(DS)=2000H，(BX)=0100H，(SI)=0002H，(20100H)=12H，(20101H)=34H，(20102H)=56H，(20103H)=78H，(20200H)=0AAH，(20201H)=0BBH。程序段：MOVAX,[BX];(1)ADDAX,[BX+SI];(2)MOV[BX+SI+100H],AX;(3)SUBAX,[100H];(4)ANDAX,00FFH;(5)答案：(1)MOVAX,[BX]有效地址EA=(BX)=0100H。物理地址PA=(DS)×16+EA=20000H+0100H=20100H。从20100H单元读一个字：低字节(20100H)=12H，高字节(20101H)=34H。执行后，(AX)=3412H。标志位不影响。(2)ADDAX,[BX+SI]EA=(BX)+(SI)=0100H+0002H=0102H。PA=20000H+0102H=20102H。从20102H单元读一个字：低字节(20102H)=56H，高字节(20103H)=78H，即7856H。执行加法：3412H+7856H=AC68H。执行后，(AX)=AC68H。影响标志：CF=0（无进位），OF=1（符号数溢出，正+正=负），SF=1（结果为负），ZF=0（非零），AF=0，PF需计算（略）。(3)MOV[BX+SI+100H],AXEA=(BX)+(SI)+100H=0100H+0002H+100H=0202H。PA=20000H+0202H=20202H。将(AX)=AC68H写入20202H（低字节68H）和20203H（高字节ACH）单元。执行后，内存(20202H)=68H，(20203H)=ACH。标志位不影响。(4)SUBAX,[100H]EA=0100H。PA=20000H+0100H=20100H。从20100H单元读一个字：3412H。执行减法：AC68H-3412H=7856H。执行后，(AX)=7856H。影响标志：CF=0（无借位），OF=1（符号数溢出，负-正=正？实际AC68H为负数补码，-3412H后结果7856H为正，可能溢出，需具体判断，此处不深究），SF=0，ZF=0。(5)ANDAX,00FFH7856HAND00FFH=0056H。执行后，(AX)=0056H。影响标志：CF=0，OF=0，SF=0，ZF=0（结果非零），PF=1（56H=01010110B，有4个1，偶数个1，PF=1）。2.（15分）存储器扩展设计。现有如下存储芯片：ROM芯片8K×8位，RAM芯片4K×8位，2K00000H~01FFFH：系统程序区，用ROM。02000H~05FFFH：用户程序区，用RAM。其余地址未用。请解答：（1）分别写出各存储区域的地址范围（用十六进制表示）和容量。（2）分析各区域所需芯片类型及数量。（3）若采用74LS138译码器进行全译码，请画出地址译码电路连接简图（可只画核心部分，并说明各输出线所接的芯片片选端）。答案：（1）地址范围与容量：系统程序区（ROM）：00000H~01FFFH。容量计算：末地址-首地址+1=01FFFH-00000H+1=02000H==16K字节。用户程序区（RAM）：02000H~05FFFH。容量计算：05FFFH-02000H+1=04000H=/4=16K字节。（2）芯片选择与数量：系统程序区：需16K×8位ROM。可用2片8K用户程序区：需16K×8位RAM。可用4片4K×8位RAM芯片。或8片2（3）地址译码电路设计：确定地址线分配：芯片内部寻址：8K芯片需要13根地址线（A12~A0）；4系统总地址线A19~A0。确定各芯片的地址空间（以选用2片8KROM和4片4KRAM为例）：ROM1（8K）：地址范围00000H~01FFFH。分析：A19~A13=0000000B时，选中该芯片。具体：A19A18A17A16A15A14A13=0000000。ROM2（8K）：地址范围02000H~03FFFH。A19~A13=0000001B。RAM1（4K）：地址范围04000H~04FFFH。A19~A12=00000100B。RAM2（4K）：地址范围05000H~05FFFH。A19~A12=00000101B。RAM3（4K）：地址范围06000H~06FFFH。（根据题意，用户区只到05FFFH，但若按连续16K分配，需占用06000H~07FFFH，与题目要求有出入。题目要求用户区为02000H~05FFFH，共16K，但地址不连续在04000H处？实际上02000H~03FFFH已被ROM2占用。这里题目设计可能存在歧义。更合理的分配是：ROM:00000H~00FFFH(8K)+01000H~01FFFH(8K)=16K；RAM:02000H~02FFFH(4K)+03000H~03FFFH(4K)+04000H~04FFFH(4K)+05000H~05FFFH(4K)=16K。我们按此修正分配进行设计。）修正后：ROM1（8K）：00000H~01FFFH。A19~A13=0000000。ROM2（8K）：02000H~03FFFH。A19~A13=0000001。（注意：这与用户区起始地址重叠，矛盾再现。说明原题地址空间分配（00000H~01FFFH,02000H~05FFFH）并非简单的连续16K+16K，因为01FFFH+1=02000H，它们是连续的。所以总空间是00000H~05FFFH，共24K？计算：05FFFH-00000H+1=06000H=24K。这不符合16K+16K的描述。可能题目本意是：ROM区16K（00000H~03FFFH？），RAM区16K（04000H~07FFFH？）。为简化，我们假定原题地址范围书写无误，即ROM区是0~1FFFH（8K？），但容量计算为16K，矛盾。此处按典型情况设计：假设系统有16KROM和16KRAM，地址空间不重叠。）为避免矛盾，采用常见设计：设ROM区为00000H~03FFFH（16K），RAM区为04000H~07FFFH（16K）。ROM1（8K）：00000H~01FFFH。A19~A13=0000000。ROM2（8K）：02000H~03FFFH。A19~A13=0000001。RAM1（4K）：04000H~04FFFH。A19~A12=00000100B。RAM2（4K）：05000H~05FFFH。A19~A12=00000101B。RAM3（4K）：06000H~06FFFH。A19~A12=00000110B。RAM4（4K）：07000H~07FFFH。A19~A12=00000111B。译码电路（核心）：使用一片74LS138。其使能端接法：G1接高电平（+5V），―和―接CPU的MR地址线A15、A14、A13接译码器的C、B、A输入端（A13为A，A14为B，A15为C）。则译码器输出―（CBA=000）对应A15A14A13=000，即地址范围00000H~01FFFH（8K），接ROM1的CE输出―（CBA=001）对应A15A14A13=001，即地址范围02000H~03FFFH（8K），接ROM2的CE输出―（CBA=010）对应A15A14A13=010，即地址范围04000H~05FFFH（8K）。但我们需要4个4K的RAM，所以需要进一步译码。可以将―与A12通过门电路组合，产生4个片选信号：当A15A14A13=010且A12=0时，选中RAM1（04000H~04FFFH）。当A15A14A13=010且A12=1时，选中RAM2（05000H~05FFFH）。类似地，用―（CBA=011）与A12组合，产生RAM3和RAM4的片选。或者，将A15~A12直接接另一个138进行第二级译码。由于篇幅，简图示意：第一级138的―和―分别接入两个2-4译码器（或门电路）的使能端，用A12区分其内部的两个4K区块。3.（18分）综合编程与接口分析。设8086CPU通过8255A与一组开关和LED指示灯接口。8255A的端口A工作在方式0输入，用于读取8位开关状态；端口B工作在方式0输出，用于驱动8个LED指示灯（低电平点亮）。端口C未用。8255A的端口地址为：A口地址60H，B口地址62H，C口地址64H，控制口地址66H。（1）写出8255A的初始化程序段（方式控制字）。（2）编写一个完整的汇编语言程序段，要求不断读取开关状态，并将其取反后送LED显示（即开关闭合（对应输入0）时，对应LED点亮（输出0））。（3）若要将端口B的PB0引脚输出一个正脉冲（先高后低，持续一段时间），请补充编写能实现此功能的子程序片段（假设已有延时子程序DELAY可调用）。答案：（1）初始化程序段：MOVAL,10010000B;方式控制字：A组方式0，A口输入；B组方式0，B口输出。OUT66H,AL;写入控制口（2）循环读取显示程序段：START:INAL,60H;从A口读开关状态（假设开关接地为0，断开为1）NOTAL;取反，使开关闭合对应输出0，点亮LEDOUT62H,AL;输出到B口，驱动LEDJMPSTART;无限循环（3）产生正脉冲子程序片段：PULSEPROCNEARMOVAL,00000001B;使PB0置1（高电平），其他位不变（假设不影响）OUT62H,AL;或通过置位/复位控制字使PB0=1CALLDELAY;调用延时子程序，维持高电平MOVAL,00000000B;使PB0置0（低电平）OUT62H,ALCALLDELAY;维持低电平，或返回后由主程序决定RETPULSEENDP;或者使用置位/复位控制字（更优，不影响端口B其他位）：PULSEPROCNEARMOVAL,00000001B;置位/复位控制字：使PB0=1(bitset:D3D2D1=001,D0=1)OUT66H,AL;写入控制口，PB0置1CALLDELAYMOVAL,00000000B;复位控制字：使PB0=0(bitreset:D3D2D1=001,D0=0)OUT66H,ALCALLDELAYRETPULSEENDP4.（15分）定时器