GBT 43748-2024 微束分析 透射电子显微术 集成电路芯片中功能薄膜层厚度的测定方法标准立项发展报告

微束分析透射电子显微术集成电路芯片中功能薄膜层厚度的测定方法标准立项发展报告StandardizationDevelopmentReport:MicrobeamAnalysis—TransmissionElectronMicroscopy—DeterminationofThicknessofFunctionalThinFilmsinIntegratedCircuitChips摘要关键词：微束分析；透射电子显微术；集成电路；功能薄膜；厚度测定；标准化；纳米计量Keywords:MicrobeamAnalysis;TransmissionElectronMicroscopy(TEM);IntegratedCircuit;FunctionalThinFilm;ThicknessDetermination;Standardization;Nanometrology一、引言1.1研究背景集成电路产业是信息技术产业的核心，是支撑经济社会发展和保障国家安全的基础性、先导性产业。近年来，随着人工智能、物联网、5G通信等新兴技术的迅猛发展，对集成电路芯片的性能要求不断提升，芯片制造工艺节点持续微缩，目前已进入7nm乃至5nm以下的量产阶段。在此背景下，芯片中功能薄膜层（包括栅介质层、阻挡层、粘附层、金属互连层等）的厚度控制变得尤为关键——薄膜厚度的微小波动即可引起器件阈值电压漂移、漏电流增大、互连电阻变化等系列问题，直接影响到芯片的性能、功耗和可靠性。以晶体管栅极氧化物为例，当等效氧化物厚度（EOT）降至1nm以下时，厚度每变化0.1nm都将导致泄漏电流产生数量级的波动。在三维闪存（3DNAND）中，堆叠层数已超过200层，各功能层的厚度均匀性直接决定器件的存储窗口和耐久性能。与此同时，高κ金属栅（HKMG）工艺的广泛应用使得多层异质薄膜结构的精确表征需求日益迫切。因此，开发建立准确、可靠的薄膜厚度测量技术及相应标准已成为集成电路产业发展的迫切需求。1.2测量技术现状与标准化需求当前可用于薄膜厚度测量的技术手段包括椭偏法、X射线反射法（XRR）、扫描电子显微术（SEM）、原子力显微术（AFM）以及透射电子显微术（TEM）等。其中，椭偏法和XRR属于间接测量方法，依赖光学模型或物理模型进行数据拟合，对于多层复杂膜系结构的解析存在模型不确定性问题；SEM虽具有较高的分辨率和较大的观察视场，但对于超薄薄膜（厚度小于10nm）及衬度相近的多层结构，其测量精度和分辨率难以满足要求；AFM仅适用于表面台阶高度的测量，无法获取埋层结构信息。相比之下，透射电子显微术可在原子尺度上对芯片截面进行直接成像，能够清晰分辨纳米级甚至亚纳米级的多层薄膜结构。高分辨透射电子显微术（HRTEM）和扫描透射电子显微术（STEM）可提供原子级空间分辨率，结合能谱分析（EDS）和电子能量损失谱（EELS）可实现薄膜成分与结构的同时表征，因而被认为是集成电路芯片功能薄膜层厚度测量的“金标准”方法。然而，TEM测量涉及复杂的样品制备流程（包括切割、研磨、离子减薄等）和多步骤的成像测量过程，各个环节的操作差异都会对最终测量结果产生影响。目前国内外尚缺乏专门针对集成电路芯片中功能薄膜层厚度TEM测定的统一方法标准，各检测机构和企业内部实验室均依据自建方法开展测试工作，在样品制备规范、测量条件设置、数据采集与处理方法等方面存在较大差异。这种标准化缺失的现状不仅导致了测量结果跨实验室可比性差，也制约了行业检测数据的互认和共享，亟需制定统一的测定方法标准予以规范。二、标准立项依据与编制过程2.1标准立项依据在政策层面，国务院发布的《国家集成电路产业发展推进纲要》明确提出要完善集成电路标准体系，加强产业共性技术标准的制定与实施。《国家标准化发展纲要》（2021年）亦要求围绕重点产业开展标准研制，推动标准化与科技创新深度融合，发挥标准对产业链供应链的支撑引领作用。2023年工业和信息化部等部门联合印发的《关于推动未来产业创新发展的实施意见》再次强调，要加快重点领域标准体系建设，提升标准的先进性和适用性。在产业和标准化技术层面，全国微束分析标准化技术委员会（SAC/TC38）负责归口管理微束分析领域的国家标准制修订工作。该技术委员会长期关注电子显微分析领域的标准化需求，先后组织制定了多项涉及电子探针分析、扫描电镜能谱分析等领域的国家标准。针对透射电子显微术在半导体材料表征领域的应用需求，全国微束分析标准化技术委员会经过充分调研和论证，于2021年提出了本标准的制定计划，经国家标准化管理委员会批准正式立项。2.2编制过程与工作原则本标准由中国电子技术标准化研究院（即工业和信息化部电子工业标准化研究院）牵头起草，联合国内主要集成电路制造企业、透射电镜设备供应商、专业检测机构及高校科研院所等单位共同参与编制。标准编制过程分为以下阶段：筹备与预研阶段（2021年）：查阅国内外相关文献和技术资料，调研国内主要芯片制造企业和第三方检测机构在薄膜厚度TEM测量方面的现状与需求。结果表明，国内企业和检测机构普遍期待通过标准化手段规范测量流程，提升数据的可比性和溯源性。起草组研究分析了ISO、ASTM、SEMI等国际和行业组织在薄膜厚度测量方面的标准情况，发现国际上尚无直接针对IC芯片功能薄膜TEM测定的标准，仅有部分通用性技术规范可供参考。草案编制阶段（2022年）：在前期调研和预研试验的基础上，起草组完成了标准草案的编制。草案确定了标准的适用范围、规范性引用文件、术语定义、方法原理、仪器设备要求、样品制备方法、测量条件设定、数据采集与处理流程、测量结果的不确定度评定以及检测报告格式等核心内容。此后多次组织专家研讨会，广泛征求各方意见，不断完善技术内容。试验验证与征求意见阶段（2022—2023年）：组织多家参编单位使用不同类型和品牌的透射电子显微镜对不同工艺节点的实际芯片样品进行了系统的比对试验，验证标准规定方法的可行性和重复性。同期，通过全国标准信息公共服务平台向社会公开征求意见，同时定向征求了高校、科研院所、检测机构和企业代表的意见。共收到反馈意见六十余条，涵盖了术语定义精确化、测量位置选取规则、成像条件推荐参数等各个方面，起草组逐条进行了研究和处理。审查与报批阶段（2023年下半年）：标准送审稿经全国微束分析标准化技术委员会全体委员审查通过后，形成标准报批稿。2024年3月15日，国家市场监督管理总局（国家标准化管理委员会）正式发布该标准，标准编号为GB/T43748-2024，实施日期为2024年10月1日。标准编制遵循以下原则：一是科学性，以扎实的试验研究和理论分析为基础，确保技术指标的合理性；二是适用性，标准内容贴近产业实际需求，兼顾不同设备条件和使用场景的可操作性；三是协调性，与现有国家标准和行业标准保持衔接和一致；四是先进性，参考吸收了国际先进技术成果，确保标准技术水平与国际接轨。三、标准主要内容3.1范围与规范性引用文件本标准规定了采用透射电子显微术测定集成电路芯片中功能薄膜层厚度的方法，包括方法原理、设备要求、样品制备、测量步骤、结果计算以及测量不确定度评定等方面的内容。标准适用于集成电路芯片截面样品中单层或多层功能薄膜（包括但不限于栅介质层、金属栅极层、阻挡层/粘附层、金属互连层、钝化层等）厚度的测定。测量厚度范围一般为1nm~1000nm，超出此范围时可参照执行。标准规范性引用文件包括GB/T35098-2018《微束分析透射电子显微术术语》、GB/T18735-2002《分析电镜（AEM/EDS）纳米薄标样通用规范》、GB/T20726-2019《微束分析电子探针显微分析定量分析方法》等国家标准，以及有关实验室质量管理标准如GB/T27025-2019《检测和校准实验室能力的通用要求》等。3.2方法原理与技术路线本标准的测定方法基于透射电子显微术的直接成像原理。将经过特定方法制备的集成电路芯片截面薄片样品置于透射电子显微镜中，利用高能电子束穿透样品，通过电子与样品原子相互作用产生的振幅衬度和相位衬度，在荧光屏或探测器上形成具有原子尺度分辨率的截面显微图像。在电子显微图像中，不同化学成分和晶体结构的薄膜层将呈现不同的衬度，各层界面清晰可辨。通过测量图像中目标薄膜层两侧界面之间的线性距离，并根据图像标定放大倍率，可计算出薄膜层的实际厚度。标准推荐使用高分辨透射电子显微术（HRTEM）或扫描透射电子显微术（STEM）模式进行测量。对于晶格条纹成像清晰的高分辨率图像，可直接利用原子柱位置确定界面边界；对于不具有明显原子成像特征的样品，可采用STEM结合高角环形暗场（HAADF）探测器成像模式获取原子序数衬度像，利用不同膜层间因平均原子序数差异产生的衬度变化来确定界面位置。3.3关键技术与测量规范样品制备要求：标准对TEM截面样品的制备给出了详细的技术规范。样品制备可采用聚焦离子束（FIB）法、机械研磨法或两者结合的方法。FIB法制备的样品通常具有较好的位置选择性和较高的成功率，适用于具有特定测试位置要求的芯片样品；机械研磨法制备的样品面积较大，有利于多层结构的整体观察。标准要求最终减薄后的样品薄区厚度一般应小于100nm，对于晶格成像则要求薄区厚度满足弱相位物体近似条件。制备过程中应避免引入假象（如非晶损伤层、再沉积层、离子注入损伤等），不得对薄膜层原始结构造成损伤性改变。仪器设备要求：标准规定了用于本测定的透射电子显微镜应具备的性能条件：点分辨率应优于0.5nm（信息分辨率优于0.2nm者优先推荐），加速电压一般为200kV或300kV，样品台具备双倾功能等。推荐使用配备场发射电子枪的先进电镜设备以获得足够的亮度和相干性。此外，标准还对放大倍率的校准方式和校准周期提出了要求，规定应使用经计量溯源的标准样品定期进行倍率校准。测量步骤与数据处理：测量过程包括选取代表性测试区域、确定放大倍率、采集图像、进行图像标定、确定膜层界面边界线、计算像素距离与实际厚度的换算等步骤。标准要求每个测试样品应至少选取3个不同区域进行测量，每个区域记录不少于5个位置的测量数据，以算术平均值作为最终测试结果并统计测量数据的分散程度。测量时应特别注意使界面测定线与界面真实走向保持垂直，对于界面不平行于观察方向的情况，需进行几何修正。不确定度评定：标准引入测量不确定度的系统评定方法，要求对测量结果进行完整的测量不确定度分析。不确定度来源包括：放大倍率校准引入的误差、界面边界判定的主观因素、样品倾斜导致的投影误差、不同测量位置膜厚的不均匀性等。标准给出了各类不确定度分量的评定方法和合成方法建议，并要求在检测报告中给出扩展不确定度（包含因子k=2）的完整信息。四、关键技术问题与技术亮点4.1界面边界判定的客观化方法薄膜层厚度测量的核心在于准确判定相邻膜层之间的界面边界位置。在TEM图像中，界面往往表现为一个具有有限宽度（通常为0.5~2nm）的过渡区域，而非理想的几何界面。不同操作者对界面位置的判定差异是影响测量结果重复性的主要因素之一。针对这一问题，标准推荐了界面边界判定的规范化方法：对于高分辨晶格图像，可采用原子柱位置连线法，基于相邻层晶体结构特征的突变来确定界面；对于STEM-HAADF图像，利用衬度强度剖面图的拐点位置或半高宽位置进行定位，必要时辅以EDS/EELS线扫描分析确定成分过渡区中心位置。标准明确规定了各种方法的适用条件和操作细节，并通过实验室间比对验证了不同方法间的等效性——当界面过渡区宽度不超过2nm时，不同方法间测量结果偏差小于3%。4.2多层级联测量的准确性保障多层膜结构芯片中，相邻膜层之间的界面边界在TEM图像中可能有不同的衬度表现。某些情况下（如衬度相近的两层膜），常规明场像难以清晰区分膜层界面，需采用环形暗场（ADF/HAADF）成像、EDS面分布分析等辅助手段进行界面位置确认。标准建立了一套系统的多层级联测量策略：首先使用STEM-HAADF模式获取整层膜系结构的低倍率全景图像，确定各层大致位置和界面清晰程度；然后对各膜层逐一进行高倍率精细测量，每一层的厚度测定均独立进行，互不依赖；对界面衬度不足的局域，采用成分线扫描分析作为补充手段。这一策略有效保障了多层级联测量的准确性和内一致性。4.3低损伤样品制备与假象判别样品制备过程中离子束轰击产生的非晶损伤层、元素择优溅射、再沉积等假象会直接影响薄膜原始界面的保真度。标准重点规范了低损伤制样工艺参数窗口，包括低能离子减薄（≤1kV）终处理的要求，以及FIB制备过程中保护层（保护性沉积层）的结构设计。同时，标准给出了假象的判别方法和规避策略，例如利用选区电子衍射来评价制备样品的损伤程度，通过观察界面粗糙度的异常变化来识别射束损伤等。五、主要起草单位介绍5.1中国电子技术标准化研究院本标准的主要起草单位中国电子技术标准化研究院（工业和信息化部电子工业标准化研究院，简称“电子标准院”）是工业和信息化部直属的标准化科研机构，成立于1963年，是我国电子信息领域标准化工作的国家级核心研究机构。该院承担着全国电子信息技术标准化的规划、研究、制定、宣贯、实施等全流程工作，是我国电子信息技术标准体系建设的“国家队”和“排头兵”。在微束分析及电子显微技术领域，中国电子技术标准化研究院具有深厚的技术积淀和丰富的工作经验。该院建有国家电子材料与微电子器件质量检验检测中心等国家级检测平台，配备有包括球差校正透射电子显微镜、双束聚焦离子束系统等在内的一批先进分析仪器设备，具备强大的试验验证和检测服务能力。多年来，该院先后主持或参与制定了百余项电子材料和微电子器件领域的国家标准、行业标准，在半导体材料表征、微纳尺度测量等领域积累了丰富的标准化工作经验。在《微束分析透射电子显微术集成电路芯片中功能薄膜层厚度的测定方法》标准的制定过程中，电子标准院组织完成了方法体系的设计、试验验证方案的实施、实验室间比对的协调、标准文本的编制修改以及各阶段技术审查的组织等核心工作。该院在标准中提出的基于界面衬度特征分类的测量策略、界面边界判定方法的选择规则以及测量不确定度评定的完整框架等内容，形成了本标准的重大技术亮点。此外，电子标准院还依托自身技术优势，为标准实施提供了配套的标准宣贯培训计划，后续还计划开展标准实施效果评估和修订更新工作。5.2其他参编单位参与本标准编制的还包括国内领先的集成电路制造企业（如中芯国际集成电路制造有限公司等）、透射电子显微镜应用研究实力突出的高校（如清华大学等）和研究机构、以及专业的第三方检测机构。各单位分别从产业应用端、技术研究端和检测服务端对标准的技术方案提出了多角度的论证，有力保障了标准的适用性、兼容性和先进性。在标准编制过程中，各参编单位还共同完