半导体器件物理（第2版）课件 第4-6章 半导体的表面特性-其他常用半导体器件

半导体器件物理

（第二版）全国职业教育"十四五"规划教材第四章半导体的表面特性

4.1半导体表面与Si-SiO2系统半导体表面悬挂键Si原子4.1.1理想的半导体表面

所谓理想的半导体表面是指原子完全有规则的排列且终止于同一平面上。但显而易见的是，由于表面处晶格原子排列的终止，故表面处的原子存在不饱和共价键，被称为悬挂键。一般地，一个悬挂键对应一个电子状态，将称其为表面态。4Si衬底SiO2层4.1半导体表面与Si-SiO2系统在制作晶体管和集成电路之前，半导体Si晶体表面需经过仔细研磨、抛光和清洁处理，并确保其良好的平整度。硅（Si）还是一种较活泼的化学元素，其氧化物SiO2在半导体制备中有着特殊的功用，主要用作为：①绝缘介质层，用于分隔金属膜及其他导电材料；②掩蔽层，用于杂质元素的选择性掺杂；③钝化，保护器件和晶圆免受外来物质与离子的沾污。5Si衬底SiO2可动离子固定电荷界面态辐射电离陷阱4.1.2Si-SiO2系统及其特性4.1半导体表面与Si-SiO2系统在Si-SiO2系统中，至少存在四种因素影响其电学性能的稳定，它们分别是：①可动离子，以钠离子（Na+)为主要对象；②固定电荷，通常是一些过剩的硅离子Si+；③辐射电离陷阱；④界面态，即前述的表面态。64.1半导体表面与Si-SiO2系统界面态Si-SiO2界面图中显示了Si晶圆经氧化以后，Si-SiO2界面的结构情形。实验表明，界面态面密度与晶圆的晶向、氧化炉温、退火工艺等因素有关。根据所制备的器件不同，理想的情形是将面密度控制在<1010/cm2·eV以下。7MOS晶体管电极或金属互连线SiO2层源、漏区或衬底Si4.2表面空间电荷区与表面势MOS结构是半导体器件结构中两种最基本的结构之一。图中①显示了它构成MOS晶体管的核心结构；②显示了由于金属布线而广泛存在于集成电路中的寄生MOS结构。8栅介质(SiO2)栅电极4.2表面空间电荷区与表面势4.2.1表面空间电荷区对于不同的栅压VG，表面空间电荷区存在四种状态：a.VG=0V平带状态；b.VG<0V多子积累状态；c.VG>0V耗尽状态；d.VG>>0V反型或强反型状态。理想MOS结构的条件：①Si-SiO2系统中不存在前述的三种性质的电荷及界面态；②金属栅与衬底半导体材料之间的功函数相等。94.2表面空间电荷区与表面势a.VG=0V平带状态电荷分布MOS结构两端的电压为0，此时衬底Si表面不受任何电场作用，故不存在空间电荷区，因此体电荷密度分布ρ(x)=0,半导体表面能带是平直的。10电荷分布空穴4.2表面空间电荷区与表面势b.VG<0V多子积累状态此时，受负栅压的作用，P-Si衬底的多数载流子——空穴趋于流向表面，形成一薄层空穴积累层。由于衬底基准电位为0，故表面势φs<0，表面处能带将向上弯曲，电荷分布见图。11耗尽层电荷分布4.2表面空间电荷区与表面势c.VG>0V耗尽状态受到正栅压的作用，半导体表面处的空穴趋于流向衬底，从而导致留下一层受主负离子，并构成空间电荷区，此时表面势φs>0，表面处能带向下弯曲，电荷分布见图。12电子反型层电荷分布耗尽层4.2表面空间电荷区与表面势d.VG>>0V反型或强反型状态当栅极电压VG进一步提高并使得表面势φS满足φS>2φFP，半导体表面吸引了更多数量的电子并形成电子反型层，空间电荷区厚度达到最大值Xdmax,表面处能带弯曲如图所示。134.2表面空间电荷区与表面势半导体材料的费米势——φFSi材料费米势φF的定义：对P-Si和N-Si材料，它们的费米势φFP和φFN分别为：室温下：kT/q=0.026V144.2表面空间电荷区与表面势4.2.2表面势表面势是指半导体表面与半导体衬底之间的电势差，用φS表示。它表征了空间电荷区电荷的变化情况以及表面处能带的弯曲情况。根据泊松方程其中可以得到如下表达式154.2表面空间电荷区与表面势

另外，表面空间电荷区的电场和电势分布如图所示，它们的表达式分别为：

而表面空间电荷区的电荷面密度QSC可表达为：P-Si衬底N-Si衬底164.3MOS结构的阈值电压4.4.1理想MOS结构的阈值电压（以P-Si衬底的MOS结构为例）定义：当P型Si半导体表面达到强反型，且反型层电子浓度等于衬底空穴（多子）浓度时，这时所施加的栅极电压VG称作MOS结构的阈值电压，也称开启电压，用VT表示。VT表达式为（P-Si衬底）：同理，对N-Si衬底，有17真空能级E0金属或半导体材料真空电子电子4.3MOS结构的阈值电压1.金属与半导体的功函数W4.4.2实际MOS结构的阈值电压定义：功函数W是指一个能量位于费米能级EF处的电子从金属或半导体内部逸出到真空中所需要给予它的最小能量。定义式为：N型P型ND/cm-3101410151016NA/cm-3101410151016WS/eV4.374.314.25WS/eV4.874.934.99Si材料在不同掺杂浓度下的功函数WS（单位：eV）184.3MOS结构的阈值电压2.金属与半导体功函数差对VT的影响图（a）所示是一个普通MOS结构的能带图。当用金属铝来做栅极时，由于铝的功函数较小，约为WAl=4.13eV,通常小于半导体的功函数，如图。因此，即使不施加栅压，栅极也会与半导体衬底发生电子交换，见图（b）。(a)(b)194.3MOS结构的阈值电压(c)(d)

图（c）所示的是这种电子交换结束时，并且在达到新的平衡态时的能带图。当栅极金属功函数较小时，半导体表面能带通常向下弯曲。

为使半导体表面能带变平，需要在栅极施加补偿电压VG’，如图（d）所示。数值上，VG’=φms。考虑φms后，VT修正为下式(P-Si)。204.3MOS结构的阈值电压3.栅氧化层中有效表面态电荷密度QSS对VT的影响图（e）显示了栅氧化层中各种正电荷以及Si-SiO2界面的界面态对半导体表面的影响，图中用有效表面态电荷密度QSS来等效，它位于Si-SiO2界面SiO2一侧，这样来等效，便于问题的处理。图（f）则显示了半导体表面受QSS作用后能带弯曲情形。(e)(f)214.3MOS结构的阈值电压(g)(h)图（g）显示了为平衡SiO2层中有效表面态电荷密度QSS对半导体表面的影响，施加补偿电压VG’’的情形。在数值上该补偿电压需满足VG’’=－（QSS/Cox）。一般地，由于QSS>0，因此，有VG’’<0。图（h）则显示了这种补偿效果，这时半导体表面能带被拉平。这时MOS结构的阈值电压VT为：22景物CCD器件透镜4.3MOS结构的阈值电压4.3.3MOS结构的应用——电荷耦合器件（CCD）1969年，美国贝尔实验室的两位科学家WillardBoyle（韦拉德·博伊尔）和GeorgeSmith（乔治·史密斯）发明了电荷耦合器件CCD——ChargeCoupledDevice。1.影像信息的采集作为一种高分辨率的图像传感器，CCD器件拥有许多优异的性能。它可直接将光信号转换为电信号，电信号再经过放大和模数转换，即可实现图像信号的采集、存储与传输。目前，它已被广泛应用于电视摄像机、数码相机、扫描仪及各种影像监视仪中。23光照电子-空穴对信息电荷P-Si4.3MOS结构的阈值电压2.CCD结构单元CCD结构单元是由一系列紧密排列的MOS电容所构成的，如图所示。景物的影像光照产生电子-空穴对，对应地在VG端施加一正脉冲，从而产生一势阱。此时，空穴因带正电荷而被排斥走，电子带负电荷而被吸引进势阱中，这些电子被称为信息电荷，它反映了光照的强弱，并暂时被储存在所谓的电子势阱中。24P-Si满阱P-Si空阱4.3MOS结构的阈值电压3.电子势阱的形成与电荷转移当在MOS电容的栅极突然施加一幅度较高的电压脉冲时，空穴因带正电荷而被迅速赶往衬底，并留下了受主负离子，由于短时间内热激发产生的电子-空穴对数量有限，此时为平衡栅极正电荷，在半导体Si表面栅极正下方产生一个较深的耗尽区，称作势阱。没有信息电荷（电子）的势阱称为空阱；当势阱里的电荷主要以自由电子为主时，我们称其为满阱，如图（a）、（b）所示。(a)(b)25P-SiP-Si4.3MOS结构的阈值电压(c)(d)势阱中信息电荷的转移是CCD器件重要的工作机理，如图(c)、(d)所示。a、b、c三个电极上施加有不同的电压脉冲，且有V3>V2>V1，因此，c势阱中的电势能最低，当b阱中有信息电荷时，在V3脉冲的作用下，将会转移到c阱中，实现信息转移。264.4MOS结构的C-V特性4.4.1MOS电容从结构上看，MOS结构实际上构成了一个电容器，它的栅电极构成了该电容器的上电极，而下面的半导体衬底则构成了电容器的下电极。前面的分析已经表明，当在金属栅极上施加不同的电压时，在半导体衬底的表面会感应出空间电荷区以及反型层或者多数载流子的积累层。另外，我们也注意到这个下电极，即半导体衬底的表面在带电情形时与普通电容器的带电情形存在一定的区别，这告诉我们这种MOS电容器应当与普通电容器存在一定的区别。图示电路中的C是一个MOS电容，由于单位面积的电容量较小，MOS电容也只能制作小容量电容，一般小于100PF。27MOS电容直流偏压交流小信号信号电流P-Si4.4MOS结构的C-V特性4.4.2理想MOS电容的C-V特性由于MOS电容也是一种非线性电容，即是它的电容值是随着施加在它上面的直流偏压而改变的，因此实质上是一种微分电容。图示为一种测量MOS电容的原理电路。其中V为直流偏压，ΔV=u为测量信号。定义：或者近似284.4MOS结构的C-V特性1.栅极直流偏压满足VG<0（以P-Si为衬底）当栅极施加负偏压时，P-Si表面感应出多子空穴的积累层，该空穴积累层紧靠Si表面，因此，负栅直流偏压在一定范围变化时，MOS电容值C(V)=Cox不变。2.栅极直流偏压满足0<VG<VT设VG=V，则有因此29电子-空穴对产生4.4MOS结构的C-V特性等效电路如图所示。CS满足其中，εSi为硅的相对介电常数11.9，xd为表面空间电荷区厚度。3.栅极直流偏压满足VG>VT30高频f>1kHz低频f<100Hz4.4MOS结构的C-V特性i)高频情况(f>1kHz)ii)低频情况(f<100Hz)理想C-V特性曲线314.4MOS结构的C-V特性4.4.3实际MOS电容的C-V特性1.金属-半导体功函数差对C-V特性的影响受金属栅极与半导体衬底材料功函数的不同，当它们之间的接触电势差为φms时，曲线将平移该数值，如图所示。对于绝大部分金属，由于φms<0，故曲线发生左移。①是理想情形；②为平移后情形。高频C-V曲线（P-Si衬底）①②324.4MOS结构的C-V特性2.Si-SiO2系统中有效正电荷面密度QSS的影响受栅氧化层正电荷以及Si-SiO2界面的界面态的影响（通常用QSS来表达），实测C-V曲线通常会发生往左偏移，其偏移量为QSS/Cox。图示①为理想曲线；②为实测曲线。高频C-V曲线（P-Si衬底）①②考虑到上述两因素，C-V曲线总的平移量为：33Al电极SiO2层4.4MOS结构的C-V特性4.4.4MOS电容在集成电路中的应用集成电路中的MOS电容器。集成MOS电容因需占据较大面积，一般单独占用一隔离区，并使用N型衬底。上图是MOS电容器的剖面图，采用PN结隔离，而下图则是其版图。34①②4.5金属与半导体接触4.5.1金属-半导体接触金属与半导体接触主要是为形成半导体器件的电极系统和完成集成电路中的互连线（即电路的布线），使用最多的金属是Al，其他如Ti、Ni、Cu、Ag、Au等也较常用，如图(a)。金属-半导体接触可以形成所谓的①整流接触和②欧姆接触，其伏安特性见图(b)所示。(a)(b)35N型半导体金属自建电场N型半导体金属4.5金属与半导体接触4.5.2肖特基势垒与整流接触(c)(d)设有一金属和一N型半导体，它们未接触前，能带图如图(c)所示，并假设有Wm>Ws。当它们紧密接触以后，所形成的能带图如图(d)所示，并产生一势垒，称其为肖特基势垒，势垒高度为qVD=EFS-EFm。364.5金属与半导体接触(a)(b)(c)※

关于整流接触的热电子发射理论热电子发射理论认为：在一定温度T下，总有少量位于费米能级EFm附近的电子因获得足够能量而逸出金属表面，这种现象称为热电子发射。同样地，对于半导体来说，也总会存在少量位于导带底附近的电子因获得足够能量而逸出其表面的现象发生，见图(a)所示。374.5金属与半导体接触图(a)表明，在金属-半导体交界面两侧，金属中将有少量电子突破势垒φm进入到半导体一侧，而半导体中也同样会有部分电子越过势垒qVD进入到金属中（注意这里φm稍大于qVD且是不变的）。当系统处于平衡态时，金属与半导体互相通过界面发射电子，它们各自所对应的电子电流大小相等，而方向相反，于是通过肖特基势垒的净电流为零。但应当注意，这种平衡是动态的，一旦施加外加偏压，这种平衡将会被打破，从而产生一定的净电流。图(b)显示了施加正向偏压的情形，这时半导体向金属发射电子数量明显增加，形成正向电流；图(c)显示了施加反向偏压的情形，这时半导体向金属发射的电子数量极少，而金属向半导体发射的电子数量基本不变，因为φm不变，从而形成一股反向电流。金-半整流接触伏安特性方程：其中A为结面积，C为常数。38集电极高掺杂区4.5金属与半导体接触4.5.3欧姆接触a.低势垒接触当金属与半导体接触时，形成的肖特基势垒很低或者不形成势垒而是形成多子积累层。b.高复合接触是指将半导体表面打磨或吹砂，使之产生大量的晶格缺陷，从而形成许多复合中心，并形成良好的欧姆接触。c.高掺杂接触在半导体表面，采用一定的工艺方法形成高掺杂薄层，使得所形成的势垒区很薄，从而产生量子效应——隧道效应，来实现欧姆接触，如图所示。394.5金属与半导体接触4.5.4金属-半导体接触的应用——肖特基势垒二极管肖特基势垒二极管，简称SBD——SchottkyBarrierDiodea.SBD器件外形图Si-PN结二极管SBDb.SBD伏安特性曲线SBD主要特点：

1)高频性能优秀

2)正向导通压降低40SBD金属Al或MoN型外延层欧姆接触负极正极势垒区N-Si+4.5金属与半导体接触c.一种SBD器件结构图(剖面)d.电路符号41半导体器件物理

（第二版）全国职业教育"十四五"规划教材第五章MOS型场效应晶体管

MOS晶体管全称是MOS场效应晶体管，简称MOS管。MOSFET——MetalOxideSemiconductorFieldEffectTransistor英文称呼为：它是几种类型场效应晶体管中的一种，另有两种分别是结型场效应管与肖特基势垒型场效应管，但是它们没有MOS晶体管用得更为普遍。顾名思义，这种晶体管依靠半导体表面的电场效应来进行工作，这是它名字的由来。主要特点：这种晶体管结构简单，几何尺寸可以做得很小，输入阻抗高，功耗低，性能稳定，易于大规模集成。第5章MOS型场效应晶体管4栅SiO2栅SiO2Al

或多晶硅5.1MOS型晶体管的结构与分类5.1.1MOS型晶体管的结构与工作原理(a)nMOS型晶体管基本结构(b)nMOS型晶体管三维透视图S：Source（源极或源区）D：Drain（漏极或漏区）G：Gate（栅极）Fox：Fieldoxide（场氧化层）5电子沟道5.1MOS型晶体管的结构与分类(c)(d)

如图(c)所示，对于一支nMOS晶体管，在栅极施加正栅压VGS，且当其值VGS>VT时，我们看到便形成了电子沟道，这时施加一定的漏源电压VDS，便可形成漏极电流IDS。图(d)显示了nMOS管正常工作时的电路连接图。65.1MOS型晶体管的结构与分类(e)nMOS管转移特性曲线（增强型）(f)nMOS管转移特性曲线（耗尽型）特点：

1）VGS>VT（阈值电压）；

2）VT>0（增强型）;3）MOS管输入电阻Ri→∞。特点：

1）VT<0（耗尽型）;7空穴沟道5.1MOS型晶体管的结构与分类(g)(h)

图(g)展示了pMOS晶体管工作原理电路图，当在栅极G施加负栅压时，且满足︱VGS︱

>︱VT︱时，便形成空穴沟道，这时在D端施加一漏极电压，注意应有VDS<0，即负的漏极电压，就会形成漏极电流IDS，注意电流实际方向为S到D。85.1MOS型晶体管的结构与分类pMOS管(增强型)(i)pMOS管转移特性曲线（增强型）pMOS管(耗尽型)(j)pMOS管转移特性曲线（耗尽型）特点：

1）VGS<VT（阈值电压）；

2）VT<0（增强型）;3）MOS管输入电阻Ri→∞。特点：

1）VT>0（耗尽型）;9nMOS增强型nMOS耗尽型pMOS增强型pMOS耗尽型nMOS增强型pMOS增强型5.1MOS型晶体管的结构与分类5.1.2MOS型晶体管的分类1.MOS晶体管的电路符号（共四种）2.MOS晶体管的简化符号105.1MOS型晶体管的结构与分类5.1.3MOS型晶体管的基本特征特性MOS型晶体管双极型晶体管导电载流子单极性电子或空穴双极性电子与空穴输入阻抗Ri高109～1015Ω低103～106Ω噪声系数NF低适合低噪声放大较高普通放大功耗P低适合高集成较高难于高集成温度稳定性好电学参数稳定较差容易随温度变化导通电阻Ron较大无电导调制小有电导调制线性放大较差失真较大好适合信号放大开关速度快适于VLSI较快仅适于SSI、MSI驱动方式驱动功率低电压控制驱动功率高电流控制抗辐射能力强参数变化小较差hFE、β下降工艺要求高洁净度要求高一般一般洁净度11漏极电子流方向5.1MOS型晶体管的结构与分类5.1.4集成MOS型晶体管与分立MOS型晶体管的异同a)集成MOS型晶体管的剖面结构b)一种DMOS型晶体管的剖面结构12耗尽层电子沟道5.2MOS型晶体管的阈值电压5.2.1MOS型晶体管阈值电压的定义定义：当MOS晶体管位于近源端处的沟道区出现强反型层时，施加于栅源两电极之间的电压称为MOS晶体管的阈值电压，用VT表示。5.2.2理想情况下MOS管阈值电压的表达式（所谓理想情况，其情形完全类似于理想MOS结构）以nMOS晶体管为例，有其中：135.2MOS型晶体管的阈值电压5.2.3影响MOS型晶体管阈值电压的各种因素1.金-半功函数差φms和栅氧化层有效表面态电荷QSS的影响考虑上述修正后，VT的表达式为：其中nMOS晶体管；pMOS晶体管；而φFP、φFN的表达式同前。145.2MOS型晶体管的阈值电压耗尽层电子沟道2.衬底偏置效应（体效应）(a)显示VSB2>0V的情形(b)显示衬底偏置效应

当MOS晶体管的源极与衬底之间存在反向偏压，如图(a)所示（nMOS管)，VSB2>0，会导致MOS晶体管的阈值电压绝对值增加，这就是所谓的衬底偏置效应，也称体效应，如图(b)所示。155.2MOS型晶体管的阈值电压考虑体效应后，MOS晶体管的阈值电压VT修正为：nMOS晶体管；pMOS晶体管；nMOS晶体管；pMOS晶体管；而阈值电压增量ΔVT为：165.2MOS型晶体管的阈值电压3.短沟道效应对VT的影响(c)短沟道效应使VT下降示意图(d)VT与沟道长度L的关系实验表明，当MOS晶体管的沟道长度L<2μm时，随着沟道长度L的缩短，MOS管的阈值电压VT呈现出下降的现象，称为短沟道效应，简称短沟效应，如图(d)所示。从物理角度看，产生短沟效应的主要原因是因为源、漏区耗尽区侧面共用了一部分沟道区下方空间电荷区的电荷，如图(c)所示，从而导致沟道表面产生强反型时，沟道区下方所需的有效空间电荷QSC减小，因而促使VT减小。17非饱和区饱和区截止区5.3MOS型晶体管的输出伏安特性与直流参数5.3.1MOS型晶体管的输出伏安特性MOS晶体管是一种电压控制器件，其输出伏安特性是指以VGS作为控制参量，漏极电流IDS随漏极电压VDS的关系曲线，如图(a)所示。(a)MOS管输出伏安特性曲线(b)MOS管输出特性曲线的分区MOS晶体管输出伏安特性曲线共分三个区：（1）截止区；（2）饱和区；（3）非饱和区，也称线性区。185.3MOS型晶体管的输出伏安特性与直流参数(c)MOS管输出特性曲线的测量(d)输出特性曲线测量信号波形

在MOS晶体管的栅源之间施加周期性的阶梯波VGG，其中波形的每一个台阶将来对应一条输出伏安特性曲线。而与此同时，在漏极D则施加全波整流的扫描电压VDD，测量电路连接如图(c)所示，测量信号的波形相位关系如图(d)所示。19耗尽层电子沟道5.3MOS型晶体管的输出伏安特性与直流参数下面以一个nMOS晶体管为例，来说明其沟道反型层随漏极电压VDS改变而变化的情况。为使得说明更具体，假设该晶体管的VT=2.0V，而所施加的栅压则为VGS=6V。(a)VDS

=0V(b)VDS

=1.0V>0当VDS=0V时，这时没有漏极电流，即IDS=0。从漏区至源区，反型沟道厚薄一致，见图(a)所示。当VDS=1.0V时，已经存在沟道电流IDS，这时整个沟道区表面的电势是不相等的，见图(c)所示，设该电势为V(y)，如图(d)所示，而反型层的分布如图(b)所示。205.3MOS型晶体管的输出伏安特性与直流参数(c)沟道区表面电势V(y)示意图(d)V(y)近似变化趋势

在图(c)中，令沟道近源端为坐标原点O，沟道区表面沿漏方向为y轴正方向，设y处的表面电势为V(y)，则栅氧化层两端有效电压为VGS-V(y)，如图(c)。21沟道夹断夹断点漏极耗尽区5.3MOS型晶体管的输出伏安特性与直流参数(e)VDS=VGS-VT=4.0V(f)VDS>VGS-VT=4.0V当满足VDS=VGS-VT=4.0V，则近漏端处有效栅压VGD=VGS-V(y)=VGS-VDS=2.0V，反型沟道处于刚形成状态（临界状态），称为沟道夹断，见图(e)。当满足VDS>4.0V时，近漏端处半导体表面的反型层几乎完全消失，并且夹断点稍稍往源区方向移动。由于夹断区电阻率ρ很高，VDS的增量部分几乎都降落在这里，故IDS几乎不变，即伏安特性进入饱和区。225.3MOS型晶体管的输出伏安特性与直流参数5.3.2MOS型晶体管的输出伏安特性方程MOS晶体管输出伏安特性曲线nMOS——电子沟道(b)nMOS管非饱和区工作模型MOS管输出伏安特性曲线可分成两段，非饱和区与饱和区，见图(a)所示。其中：非饱和区，0≤VDS<(VGS-VT)；饱和区，VDS>(VGS-VT)。图(b)中所示，取nMOS管的近源端为坐标原点0，垂直于衬底方向为x方向，水平方向为y方向。其中：L：沟道长度；W：沟道宽度；Ich：沟道电流23沟道电流Ich5.3MOS型晶体管的输出伏安特性与直流参数(c)反型层沟道y处的一个微分段(d)增量栅压ΔV与沟道电压降V(y)的关系1.非饱和区的电流-电压方程式根据欧姆定律，有而故代入和得令代入上式，有245.3MOS型晶体管的输出伏安特性与直流参数即大家知道，当栅极电压等于阈值电压VT时，沟道刚刚形成，此时的沟道可动电荷面密度Qn(y)≈0，故沟道电流仍约等于0。现在将栅压VGS提升而超过阈值电压ΔV时，即有ΔV=VGS-VT。我们看到将会产生对应的沟道电流，由于有了沟道电流，沟道y点与原点0之间这一段沟道两端将会产生电压降V(y)，因此实际y点处栅沟之间氧化层两端的电压增量为ΔV’，且它们三者之间应当满足下式即有或者255.3MOS型晶体管的输出伏安特性与直流参数参看上图(d)，增量栅压ΔV与沟道电压降V(y)的关系。这时将在金属栅极与沟道y点处各产生增量面电荷密度+ΔQM(y)、-Qn(y)，显然，它们在数值上相等，且满足即综合以上，有两边积分即该式即是所求的nMOS晶体管非饱和区的电流-电压方程式。(1)265.3MOS型晶体管的输出伏安特性与直流参数2.饱和区的电流-电压方程式根据非饱和区伏安特性方程，只要令VDS=VGS-VT，此时nMOS管进入饱和区，我们就可以得到饱和区的电流-电压方程式，如下：一般在工程上，实际的沟道电流Ich与漏极电流IDS相差极小。因此，用IDS取代上述的Ich，即可得到nMOS晶体管的输出伏安特性曲线的方程式(2)275.3MOS型晶体管的输出伏安特性与直流参数令称为MOS晶体管的导电因子，它是一个十分重要的参数。而(W/L)则称为MOS晶体管的沟道宽长比，它通常决定了一个MOS管的电流容量。k的单位为：mA/V2或A/V2。因而(3)(4)公式（3）、（4）就是常用的nMOS晶体管的输出伏安特性方程式。前者描述了nMOS管非饱和区的特性，而后者则描述了nMOS饱和区的特性。285.3MOS型晶体管的输出伏安特性与直流参数(5)(6)对于pMOS晶体管，也有类似的表达式，即注意，上述(5)、(6)等式右边均出现有一负号，原因是对pMOS晶体管而言，它的电流、电压的实际方向与所选择的参考方向均相反。因此，测量pMOS晶体管时，需要同时施加负极性的阶梯信号和负极性的漏极扫描信号。其输出伏安特性曲线见下图所示。295.3MOS型晶体管的输出伏安特性与直流参数5.3.3影响MOS型晶体管输出伏安特性的一些因素1.沟道长度调制效应(a)(b)实际MOS晶体管的饱和区特性曲线随着VDS的增加，曲线略有上翘，即意味着IDS略有增加。从图(a)看出，当VDS上升时，L是略有减小的，从而使k增加至k’，所以使得IDS略有增加，见图(b)所示。这就是MOS管的沟道长度调制效应。302.半导体表面载流子迁移率μ的影响5.3MOS型晶体管的输出伏安特性与直流参数受到半导体Si表面的缺陷以及表面电场等多种因素的作用，实验表明，MOS晶体管沟道表面反型层中载流子的迁移率远低于其体内的迁移率。一般在MOS管的设计中，nMOS管沟道电子迁移率μn常取400～600cm2/V•S，而pMOS管沟道空穴迁移率μp常取130～190cm2/V•S。5.3.4MOS型晶体管的直流参数MOS型晶体管的直流参数除了前面所介绍的阈值电压参数VT以外，还包括有一些电流及电压等参数，它们对于一支MOS晶体管的合理使用也十分重要。下表给出了MOS型晶体管的几个常用电参数。315.3MOS型晶体管的输出伏安特性与直流参数序号参数名称符号单位影响因素①漏源击穿电压BVDSV衬底电阻率ρ②漏栅击穿电压BVDGV栅介质厚度tox、衬底电阻率ρ③栅源击穿电压BVGSV栅介质厚度tox④漏源截止电流IOFFμAPN结漏电⑤漏极最大电流IDMA或mA导电因子k、(W/L)⑥开态导通电阻RONΩ导电因子k、VGSMOS型晶体管常用电学参数325.3MOS型晶体管的输出伏安特性与直流参数5.3.5MOS型晶体管的温度特性与栅保护1.表面载流子迁移率μ随温度T的变化随着温度T的上升，迁移率μ呈现下降趋势。实验发现，迁移率μ与温度T之间存在如下变化趋势关系，μ∝T-3/2。迁移率下降尽管不利于漏极电流容量，但却有利于MOS晶体管的温度稳定性。2.阈值电压VT随温度T的变化以nMOS管为例综合结果，当T↑→VT↓。335.3MOS型晶体管的输出伏安特性与直流参数MOS晶体管输入二极管保护3.MOS型晶体管的栅保护在MOS型晶体管中，栅电极与沟道之间仅隔着一层很薄的栅氧化层，厚度tox通常从几十埃至几百埃不等，这种结构与一个普通电容器的结构类似。当MOS管的栅压VGS超过一定值时，就会引起栅氧化层的击穿，从而造成器件的永久失效。由于通常MOS管的栅输入电容很小，因此，只需感应极小的电荷量QM，就可能产生很高的栅压，从而使栅介质击穿。例如一支MOS晶体管的栅电容仅为2pF，那么只需感应1.5×10-10库仑的电荷，就可产生75V的高压，这对MOS管来讲是很危险的，这就是所谓的ESD（ESD——Electro-Staticdischarge，即静电释放）问题。图示就是输入二极管保护。345.4MOS型晶体管频率特性与交流小信号参数5.4.1MOS型晶体管的交流小信号等效电路(a)实测nMOS管输出伏安特性曲线(b)对非饱和区抛物线用直线作近似(c)忽略非饱和区的输出特性曲线以上三图对所测得的nMOS管的输出特性曲线作了适当的演变与简化，目的是使得对所获得的MOS管的交流小信号等效电路更易于理解。很明显，当MOS管处于小信号放大状态时，工作点处在饱和区，故作这样的近似处理是合理的。355.4MOS型晶体管频率特性与交流小信号参数(d)nMOS管简化输出伏安特性曲线(e)nMOS管的直流等效电路考虑到沟道长度调制效应，MOS管的输出曲线表现为一定的上翘，即输出电阻不是理想的无穷大，这时，饱和区方程为：λ为调制因子，取值0.005～0.03V-1。图(e)中：Ri：为直流输入电阻，近似为∞；k(VGS-VT)2：直流恒流源；rds：输出电阻。365.4MOS型晶体管频率特性与交流小信号参数(f)nMOS管高频交流小信号等效电路因为根据全微分表达式有一般地故有取则有令则等效电路见图(f)。375.4MOS型晶体管频率特性与交流小信号参数5.4.2MOS型晶体管的交流小信号参数ΩS、mS或Ω-1单位表达式定义式rdsgm符号漏极输出电阻跨导参数名称②①序号MOS管的跨导和漏极输出电阻385.4MOS型晶体管频率特性与交流小信号参数5.4.3MOS型晶体管的最高工作频率fm定义：当放大器的输入信号频率f升高，并使得MOS晶体管的输出漏极信号电流ids下降至等于输入信号电流ii时，这时的输入信号频率f就称为MOS晶体管的最高工作频率，用fm表示。(g)MOS型晶体管共源放大器交流小信号等效电路利用该定义，结合图(g)电路，可得到fm表达式如下：fm反比与L2，正比与载流子迁移率μ。395.4MOS型晶体管频率特性与交流小信号参数5.4.4MOS型晶体管开关MOS晶体管是一种电压控制型器件，具有极高的输入阻抗。导通时，它只有一种载流子参与导电，不存在所谓的少子存储效应。因此，管子从导通到截止（关断）的时间很短，开关速度很快，非常适合于充当电子开关而用于数字集成电路中。随着微电子制造工艺技术的不断进步，MOS晶体管的几何尺寸已进入到纳米（1nm=10-9m）时代，制备MOS晶体管栅介质层的厚度tox甚至薄至仅有几十个埃，在同一片半导体Si小芯片上，集成了几千万个MOS晶体管的超大规模集成电路已成为现实。405.5MOS型晶体管版图及其结构特征(a)一个nMOS管和一个pMOS管的连接(b)两个晶体管的对应版图5.5.1小尺寸集成MOS晶体管的版图（横向结构）版图是指一系列简单几何图形（例如矩形、线条、圆弧等）的集合，这些图形元素按规定要求进行排列与组合，构成一个图形阵列。通常意义上所说的版图一般是指某一种晶体管或者某一型号的集成电路所对应的复合版图，它们按层次或先后顺序彼此套叠在一起。415.5MOS型晶体管版图及其结构特征MOS型晶体管的复合版图中常见图层的说明MOS型晶体管所在的区域有源区2形成MOS型晶体管电极和互连线形成金属接触孔形成pMOS型晶体管源/漏区(S/D)形成nMOS型晶体管源/漏区(S/D)形成MOS型多晶硅栅电极形成N型隔离阱区，用于制作pMOS型晶体管说明金属层接触孔硼离子注入区磷离子注入区多晶硅N-Well(N-阱)图层名称图层765431序号42(a)n-well(n-阱)(c)多晶硅(b)有源区5.5MOS型晶体管版图及其结构特征分版图实际掩模版图形(局部)43(f)接触孔(e)硼离子注入区(d)磷离子注入区5.5MOS型晶体管版图及其结构特征(g)金属层441.衬底制备2.n-阱(well)注入3.淀积Si3N4n-阱4.Si3N4层光刻P-Si衬底（substrate）n-阱n-阱5.5MOS型晶体管版图及其结构特征5.5.2小尺寸集成MOS型晶体管的剖面（纵向结构）455.场氧化(Fox)6.去除Si3N4，进行栅氧8.n+S/D(源/漏)注入n-阱n-阱7.淀积多晶硅(Poly-Si)n-阱n-阱（光刻胶）5.5MOS型晶体管版图及其结构特征469.p+S/D(源/漏)注入10.淀积BPSG（硼磷硅玻璃）11.淀积Metal(金属)12.淀积钝化层，并进行CMP(化学机械抛光)5.5MOS型晶体管版图及其结构特征475.5MOS型晶体管版图及其结构特征5.5.3按比例缩小设计规则年份1997199920012003200620102016沟道长度L/μm0.250.180.130.10.070.0450.0221997—2016年MOSFET沟道长度L的演变与预测Moore(莫尔)定律——MOS大规模集成电路芯片上器件的集成度每隔18～24个月翻一番。R.H.Dennard（R.H.迪纳德）于1974年提出关系MOS器件的“按比例缩小”设计的理论，该理论成为日后MOS晶体管尺寸持续缩小的理论支撑。485.5MOS型晶体管版图及其结构特征“按比例缩小”设计的CE（恒定电场）理论所谓恒定电场(CE)“按比例缩小”设计理论——是指MOS晶体管的横向与纵向尺寸以及工作电压等参数按同样的比例缩小，从而使器件里的电场强度E保持不变。(a)器件缩小前(b)器件缩小后（k<1）495.5MOS型晶体管版图及其结构特征性能影响器件和电路参数比例因子比例参数器件尺寸(L，tox，W，xj)k衬底掺杂浓度NB1/k电压k器件参数性能耗尽区宽度k电容k沟道电流k电路参数性能器件密度1/k2器件功耗(P=IU)k2延迟时间τdk功耗延时乘积Pτk3恒定电场下MOSFET按比例缩小后对相关性能影响小结（k<1）505.6小尺寸集成MOS型晶体管的几个效应在过去几十年中，MOS晶体管的沟道长度呈现出持续缩短的态势。这种情况直到今天也似乎仍然没有结束的征兆，现今MOS晶体管的沟道长度L已突破0.032μm，或者说32nm的量级。对于这些小尺寸集成MOS器件，其内部存在一些新的物理效应，其中比较典型的有短沟道效应、窄沟道效应和热电子效应。MOS晶体管几何尺寸的演变（版图示意）51P-Si对应VT

所需的电荷漏提供的耗尽电荷源提供的耗尽电荷5.6小尺寸集成MOS型晶体管的几个效应5.6.1短沟道效应短沟道效应电荷共享示意图由图示，MOS晶体管的沟道区电场分布将由两个电场共同决定。其中一个是水平电场Ex，它的强弱由漏极电压VD决定；而另一个则是垂直电场Ey，它由栅极电压VG控制。这时沟道区的电势分布将是（Ex，Ey）的函数。同时，我们也注意到图中沟道区近漏端与近源端两个三角形耗尽区域，这两个三角形耗尽区应当也同时分属于漏极和源极PN结的耗尽区，所以要耗尽其中的载流子就不需要栅极电压VG作用在这两部分耗尽区上面，或者也可以说，阈值电压表达式中的有效电荷密度QSC减小了，从而导致MOS管阈值电压VT下降。52耗尽区多晶硅场氧（Fox）5.6小尺寸集成MOS型晶体管的几个效应5.6.2窄沟道效应(a)小尺寸MOS管版图示意图(b)沿AA’方向的截面示意图如果MOS型晶体管的沟道宽度W减小到可以与沟道区的耗尽层厚度相比拟时，那么MOS型晶体管的阈值电压VT就会受到W的影响，通常表现为随着W的缩短VT会上升，这种效应称为窄沟道效应。53P-Si衬底电流Isub耗尽层①沟道热电子②漏区电离热电子P-Si③热激发电子-空穴对耗尽层5.6小尺寸集成MOS型晶体管的几个效应5.6.3热电子效应短沟器件（nMOS型晶体管）中的热电子效应示意图(a)(b)①沟道热电子②漏区电离热电子③热激发电子热载流子主要类型：545.6小尺寸集成MOS型晶体管的几个效应LDDMOS型晶体管结构示意图P-Si为改善MOS型晶体管的热电子效应，人们对MOS型晶体管的结构进行了种种改进，其中LDD（LightlyDopedDrain-Source——轻掺杂漏-源，简称轻掺杂漏）结构具有较好的实用价值，如图所示。利用图中的n-区，将可以有效地改善沟道区的水平电场强度。55半导体器件物理

（第二版）全国职业教育"十四五"规划教材第六章其他常用半导体器件

1.达林顿管电路连接

将两个电力晶体管以适当的方式集成在一起，就形成了具有达林顿结构的达林顿晶体管,采用达林顿结构组成的复合晶体管有很大的放大倍数，解决了电力晶体管放大倍数小的问题。6.1达林顿晶体管32.达林顿管工作原理6.1达林顿晶体管

由上式可以看出，达林顿晶体管的电流放大倍数是T1和T2晶体管电流放大倍数的乘积加上T1和T2电流放大倍数之和。所以，采用达林顿结构可以得到很大的电流放大倍数。46.1达林顿晶体管3.达林顿管电路结构与剖面图56.2功率MOS型晶体管6.2.1功率MOS型晶体管的种类1.VMOSFET和UMOSFET66.2功率MOS型晶体管2.LDMOSFETLDMOSFET结构是用平面工艺双扩散法或双离子注入法制作的MOSFET器件，如图所示。首先是在N-硅片或N-外延片上进行P型硼扩散或注入硼离子形