集成电路工程导论 课件 04-集成电路版图设计

项目四1集成电路版图设计项目4｜集成电路版图设计学习导航01任务4.1版图设计基本概念02任务4.2版图设计操作系统03任务4.3版图设计方法204任务4.4版图验证项目4｜集成电路版图设计任务4.1-Task4.1版图设计基本概念-定义·岗位要求·方法分类·定制形式3项目4｜集成电路版图设计版图设计的定义一、基本定义版图（Layout）：集成电路的物理几何图形表示，是电路设计到芯片制造的桥梁物理映射：将器件与互连转换为几何图形（矩形、多边形），对应各层掩模版设计目标：满足设计规则下，实现最小面积、最优性能与最经济成本二、版图与电路的关系每个图形对应一个物理器件或互连：多晶硅条→栅极、有源区→源漏扩散区、金属线→导线三、设计规则与数据格式设计规则：晶圆厂制定的几何约束，确保可制造性与良率GDSII格式：行业标准版图数据格式（GraphicDesignSystemII），芯片制造的中间文件版图设计决定芯片能否成功制造，以及制造出的芯片性能高低4项目4｜集成电路版图设计版图设计工程师的岗位要求一、技术知识要求熟悉半导体器件物理（PN结、MOSFET）；熟悉制造工艺（光刻、刻蚀、沉积、CMP）；掌握设计规则与物理验证二、工具技能要求版图工具VirtuosoLayoutSuite、Laker；验证工具Calibre、PVS；了解SKILL脚本提升自动化三、电路理解能力读懂电路原理图，理解电路功能；了解模拟电路指标（匹配、噪声、对称性）对版图的要求四、沟通协作能力与电路设计工程师配合，理解设计意图；与工艺工程师沟通设计规则与制造问题五、经验积累版图设计需长期经验积累，是综合物理、电路与工艺知识的专业性工作，而非简单绘图5项目4｜集成电路版图设计版图设计方法分类：全自动版图设计一、定义利用EDA工具自动将逻辑网表转换为物理版图，无需人工干预二、核心技术自动布局（Auto-Placement）+自动布线（Auto-Routing）算法标准单元法：基于预先设计的标准单元库（cell），由工具自动摆放与连接三、应用场景数字IC设计（CPU、GPU、SoC的数字部分），尤其大规模数字芯片四、优点设计速度快、自动化程度高、适合大规模设计、差错率低五、缺点版图密度与性能优化不如人工、灵活性差、不适用于模拟电路全自动设计是数字IC主流方法，常用工具SynopsysICC2与CadenceInnovus6项目4｜集成电路版图设计版图设计方法分类：半自动版图设计一、定义人机交互辅助下完成版图，将人工经验与工具自动化结合二、核心方法交互式布局：手动规划模块位置与方向，工具辅助布线交互式布线：指定起止位置，工具自动寻最优路径模板辅助：用模板与参数化单元（Pcell）加速设计三、应用场景与优点模拟IC、混合信号模块、IP模块版图兼顾质量与效率，保留人工优化灵活性模拟IC常用辅助方法：自动布线器与Pcell生成器7项目4｜集成电路版图设计版图设计方法分类：人工版图设计一、定义与工作方式用版图编辑器完全手工绘制每个图形元素逐层绘制矩形、多边形，精确控制器件形状与位置二、两种方式全手工版图：器件到互连完全手工，用于高性能模拟关键模块手修版图：在自动版图基础上手工调整，改善性能、减小面积三、应用场景高性能模拟IC（运放、比较器、基准源）、RFIC、关键敏感电路四、优缺点优点：性能最优、面积最小、灵活性与可定制性最强缺点：速度慢、耗时费力、对经验要求高、易出错模拟IC传统方法，工艺复杂度增加使纯手工面临挑战8项目4｜集成电路版图设计全定制与半定制版图设计对比全定制设计（Full-Custom）所有器件与互连全部手工设计每个晶体管尺寸与位置精确控制性能与面积达到最优设计周期长、成本高适用高性能模拟IC、RFIC需经验丰富的版图设计师灵活性最高，可任意优化9半定制设计（Semi-Custom）使用预定义标准单元库仅需完成单元间的连接设计周期短、成本低面积与性能不如全定制适用数字IC、SoC自动化程度高灵活性受限但效率高项目4｜集成电路版图设计任务4.2-Task4.2Linux操作系统基础-用户管理·进程管理·文件操作·vi编辑器17项目4｜集成电路版图设计Linux操作系统在IC设计中的重要性一、行业标准IC设计几乎所有EDA工具都运行在Linux上（RHEL/CentOS）二、原因分析Linux开源、稳定、高性能，多用户多任务支持完善，命令行高效三、Windows与Linux对比Windows：图形界面友好、办公软件丰富，适合行政管理Linux：命令行强大、脚本支持好，EDA首选平台四、EDA工具兼容性Cadence、Synopsys、SiemensEDA等主流工具均首选Linux平台五、学习必要性IC设计工程师熟练使用Linux是基本职业技能课程中需在Linux环境下完成版图设计与验证11项目4｜集成电路版图设计Linux用户管理命令一、用户管理的重要性IC设计是多用户共享服务器，需管理账户、权限与资源配置二、用户创建与删除useradd（创建用户）、passwd（设置密码）、userdel-r（删除用户及家目录）三、用户信息查看whoami（当前用户）、id（UID/GID）、who/w（登录信息）、finger（详细信息）四、用户组管理groupadd（创建组）、usermod-G（加入组）、groups（查看所属组）五、切换用户su-（切换用户）、sudo（以root权限执行命令）IC设计环境常用用户组管理不同项目的EDA工具使用权限12项目4｜集成电路版图设计Linux进程管理命令一、进程查看ps-ef（所有进程详情）、top/htop（动态状态与资源）、psaux|grep（查找特定进程）二、进程控制kill-9PID（强制终止）、kill-15PID（正常终止）、killall（终止所有同名进程）三、作业管理命令&（后台运行）、jobs（查看后台作业）、fg/bg%作业号（前台/后台切换）四、资源监控free-h（内存）、df-h（磁盘）、du-sh（目录大小）、nvidia-smi（GPU）EDA工具运行大规模仿真与验证时，进程管理与资源监控尤为重要13项目4｜集成电路版图设计Linux常用文件操作命令ls功能：列出目录内容选项：-l（详细）、-a（隐藏文件）、-lh（人性化）示例：ls-la/homecd功能：切换目录选项：~（家目录）、..（上级）、-（上一个目录）示例：cd~/project14pwd功能：显示当前所在路径cp功能：复制文件或目录选项：-r（递归复制目录）、-i（覆盖前提示）示例：cp-rdir1dir2项目4｜集成电路版图设计Linux文件查看与搜索命令cat功能：查看文件内容选项：-n（显示行号）示例：cat-nfile.txtmore功能：分页查看（单向）选项：空格翻页、q退出示例：morelargefile.log15less功能：分页查看（双向）选项：/搜索、n下一个、N上一个示例：lesslargefile.loghead功能：查看文件开头选项：-n行数示例：head-20file.txt项目4｜集成电路版图设计vi/vim编辑器基础一、vi的重要性Linux/Unix中最常用的文本编辑器，几乎所有发行版都内置vi（或增强版vim）二、三种工作模式命令模式（CommandMode）：默认模式，用于导航与操作文本插入模式（InsertMode）：按i/a/o进入，用于输入文本底行模式（LastLineMode）：按:进入，用于保存、退出、搜索、替换三、启动vi文件名（打开文件）、vim文件名（增强版vi）四、模式切换ESC（返回命令模式）、i（光标前插入）、a（光标后插入）、o（下一行新行）五、保存与退出:w（保存）、:q（退出）、:wq或:x（保存退出）、:q!（强制退出不保存）掌握vi是IC工程师基本功，EDA工具的文本配置与脚本编辑都依赖它16项目4｜集成电路版图设计vi/vim常用命令速查表一、光标移动h/j/k/l：左/下/上/右移动光标w/b：前进/后退一个词0/$：跳到行首/行尾gg/G：跳到文件开头/末尾17二、翻页与编辑Ctrl+f/Ctrl+b：向下/向上翻页x：删除光标所在字符dd：删除当前行项目4｜集成电路版图设计vi/vim高级功能与技巧一、多文件编辑vifile1file2（打开多个文件）、:n（下一个）、:N（上一个）二、分屏操作:sp（水平分屏）、:vsp（垂直分屏）、Ctrl+w+方向键（分屏间切换）三、可视模式v（字符选择）、V（行选择）、Ctrl+v（块选择，可同时编辑多行）四、批量操作技巧dd+.（删除并重复）、qa…q（录制宏到a）、@a（播放）、@@（重播）五、配置文件~/.vimrc（个性化配置文件），可设置语法高亮、行号、缩进等熟练掌握vi高级功能可大幅提高IC设计中处理配置文件、网表与脚本的效率18项目4｜集成电路版图设计任务4.3-Task4.3版图设计方法与技巧-PDK·设计规则·图形绘制·MOS版图·电阻电容32项目4｜集成电路版图设计工艺设计套件（PDK）概述PDK定义ProcessDesignKit，晶圆厂提供的完整设计数据包，是连接Foundry与Designer的桥梁PDK组成器件模型（SPICEModel）、设计规则（DRC）、参数化单元（Pcell）、标准单元库、LVS/PEX规则文件PDK的作用确保设计符合工艺能力，简化开发，提高可制造性与良率版本管理不同工艺节点对应不同PDK版本，使用前需确认兼容性主流：TSMC、SMIC、UMC、GlobalFoundries等20PDK组成详解器件模型：MOSFET、BJT、电阻、电容、电感的SPICE模型参数，用于仿真（BSIM3/BSIM4）参数化单元（Pcell）：调节参数（W/L/M）自动生成版图，大幅提高效率设计规则文件：完整DRCcommandfile，供Calibre/PVS检查显示文件（Display）：定义各层颜色、线型、填充图案工艺文件（Techfile）：层映射、最小网格、电气规则；Virtuoso加载后出现工艺库项目4｜集成电路版图设计集成电路设计规则概述一、设计规则定义晶圆厂为确保芯片可制造性与良率而制定的几何约束条件集合二、设计规则来源基于光刻分辨率、刻蚀精度、CMP平坦度等制造工艺能力的限制不满足的后果：断路、短路、器件失效、可靠性下降、良率大幅降低三、文件格式与工艺关系采用SVRF（StandardVerificationRuleFormat）或TVF格式工艺节点越小（如180nm→7nm），规则越复杂、约束越严格设计规则是Foundry的核心IP之一，包含制造工艺的关键技术信息21项目4｜集成电路版图设计四种基本设计规则详解一、最小宽度（MinWidth）各层图形最小尺寸（多晶硅栅0.18µm）；过小会断路或电阻过大二、最小间距（MinSpacing）图形间最小距离（有源区0.28µm）；过小会短路或漏电三、最小包围（MinEnclosure）一层对另一层的最小覆盖（N阱包围PMOS≥0.3µm）；不足会边缘漏电四、最小延伸（MinExtension）一层超出另一层边界的最小长度（多晶硅栅超有源区≥0.2µm）；不足会源漏短路规则数量随节点缩小剧增：28nm约数百条，7nm可达数千条22项目4｜集成电路版图设计版图图形绘制：矩形与多边形一、矩形（Rectangle）绘制最常用图形，快捷键R：选图层→按R→点击起点→拖动→释放技巧：Shift绘正方形；网格吸附（SnaptoGrid）保证精度；属性面板（F3）输入精确坐标二、多边形（Polygon）绘制绘制不规则形状，快捷键P：选图层→按P→点击各顶点→双击完成技巧：用于复杂扩散区、阱区；45°斜边提升布线效率；顶点数尽量精简矩形是最基本的图形元素，多数版图结构都可由矩形组合而成23项目4｜集成电路版图设计版图图形绘制：路径与其它图形一、路径（Path）绘制等宽走线（如金属互连），快捷键P：选图层→按P→点起点→点拐点→双击结束技巧：自动保持恒定宽度；拐角可选45°/90°/圆弧；适合长距离规则走线二、椭圆/圆（Ellipse/Circle）较少使用，特定设计需要（如电感、环形振荡器版图）三、图形编辑操作Stretch（拉伸）、Merge（合并）、Boolean逻辑运算（AND/OR/NOT）Virtuoso支持多种图形类型，选合适类型可简化设计与编辑24项目4｜集成电路版图设计VirtuosoLayoutEditor常用快捷键25分类快捷键功能创建图形r绘制矩形R改变矩形形状，可以从原矩形再拉出一块矩形P（大写）绘制多边形p（小写）绘制等宽线o放置孔辅助工具k（小写）标尺K（大写）清除标尺测量数据图形编辑s拉伸或缩短图形，可以对边及角进行操作l加标签m移动图形c复制图形项目4｜集成电路版图设计MOS晶体管版图结构概述（1/2）一、版图设计目标满足设计规则下，实现晶体管的功能、性能与匹配NMOS管结构P型衬底+N+有源区（源漏）+多晶硅栅+栅氧化层PMOS管结构N阱+P+有源区（源漏）+多晶硅栅+栅氧化层标准结构要点栅极（多晶硅）横跨有源区，将其分为源区与漏区栅极方向：所有栅极应同向，减少工艺偏差匹配误差W/L（沟道宽/长）：跨导决定因素，越大驱动越强但面积越大26MOS管版图是IC版图设计的基础，掌握MOS管版图是设计复杂电路版图的起点项目4｜集成电路版图设计MOS晶体管版图：阱与有源区一、第一层：N阱（NWELL）PMOS管的衬底区域，掺N型杂质须包围所有PMOS有源区并满足最小包围；不同电位阱间需隔离二、第二层：有源区（OD）源、漏与沟道的扩散区，被多晶硅栅分为源区与漏区NMOS为N+掺杂、PMOS为P+掺杂三、阱与有源区的配合NMOS做在P型衬底，PMOS做在N阱内；不同电位有源区用场氧隔离阱与有源区是版图基础层，决定器件的物理位置与类型27项目4｜集成电路版图设计MOS晶体管版图：多晶硅栅与注入层一、第三层：多晶硅栅（POLY）MOS管栅极材料（重掺杂多晶硅），跨有源区形成沟道；栅长L是工艺关键尺寸多晶硅不能同时跨越两个不同电位的有源区二、第四层：注入层（NPLUS/PPLUS）N+注入→NMOS源漏；P+注入→PMOS源漏；决定晶体管类型三、自对准工艺多晶硅栅先形成，再以其为掩膜注入源漏，栅与源漏自动对准，无需额外容差核心优势：精确控制沟道长度、减小寄生电容28项目4｜集成电路版图设计MOS晶体管版图：接触孔、通孔与金属层一、第五层：接触孔（CONTACT）连接有源区/多晶硅与第一层金属的垂直互连；尺寸接近最小规则值，须满足金属最小包围二、第六层：通孔（VIA）连接不同金属层：VIA1（M1→M2）、VIA2（M2→M3）…；常以阵列排列降低电阻、提高可靠性三、第七层：金属层（M1/M2/…/Mtop）水平互连导线传输信号；M1薄、线窄，顶层金属厚适合电源/时钟；先进节点10+层接触孔与通孔电阻显著影响性能，高速设计需特别关注29项目4｜集成电路版图设计集成电路中的电阻版图实现一、电阻类型多晶硅电阻（Poly）：几十~几百Ω/□，线性度好、寄生小，用于高精度模拟扩散电阻（Diffusion）：几~几十Ω/□，电压系数大、寄生大阱电阻（Well）：可达几千Ω/□，温度/电压系数大金属电阻：50mΩ~5Ω/□，阻值很小二、版图设计要点L/W比决定阻值；蛇形多折结构实现大电阻；Dummy改善匹配；远离热源电阻精度与匹配对模拟性能至关重要，需特殊匹配技术30项目4｜集成电路版图设计集成电路中的电容版图实现（1/3）一、金属电容概述主要有金属–多晶硅电容与金属–金属电容两种二、金属–多晶硅电容多晶硅作下极板、金属作上极板，结构类似双层多晶硅电容；常制作在场区以减小寄生电容三、金属–金属电容用金属1、金属2作上下极板；无PN结，精度高、匹配好，应用广泛多层金属平板垂直堆叠、奇偶层分接，形成梳状交叉结构的大电容31项目4｜集成电路版图设计集成电路中的电容版图实现（2/3）一、多晶硅电容双层多晶硅工艺：第二层作上极板、第一层作下极板，二氧化硅作介质通常制作在场区，厚场氧化层隔开衬底，减小寄生参数MOS电容（MOSCapacitor）用MOS栅氧化层作介质，单位电容密度最大（可达10+fF/µm²）强偏压依赖性（工作在积累区或反型区），常用于电源去耦与滤波32项目4｜集成电路版图设计集成电路中的电容版图实现（3/3）一、叉指电容利用同层金属的边缘耦合电容；无需额外工艺，兼容标准数字工艺；电容值较小，适合高频应用二、电容版图匹配技术共心对称布局（CommonCentroid）、多个相同单位电容并联、加虚拟电容（Dummy）混合信号IC中电容匹配精度直接影响ADC/DAC的线性度与精度33项目4｜集成电路版图设计二极管的版图一、二极管分类标准CMOS工艺中二极管分两种：衬底二极管与阱二极管二、衬底二极管直接在衬底上制作；CMOS工艺中免费制作，无需额外工艺步骤三、阱二极管将二极管制作在阱中，可与衬底隔离，灵活性更高34项目4｜集成电路版图设计双极型晶体管的版图（1/2）CMOS工艺中的PNP管以N阱作集电区、内部P阱作基区、再制作N+发射极，构成垂直层叠结构速度、增益、驱动能力远胜横向PNP；用于输出级、高频放大器、精密电流源衬底PNP管（纵向PNP）工艺与NPN完全兼容，载流子沿垂直方向运动，故称纵向晶体管P型衬底作集电区且接地；放大倍数与特征频率不如NPN，但耐压高，适合输出级35项目4｜集成电路版图设计双极型晶体管的版图（2/2）一、横向PNP管原理载流子沿晶体管断面的水平方向运动二、版图结构在同一N阱内，用并排的P+扩散区作发射极与集电极、N+区作基极接触构成电流沿芯片表面横向流动的PNP晶体管36项目4｜集成电路版图设计版图布局与设计技巧（1/3）MOS管源漏共用相邻MOS管的源端与漏端需金属相连、电位相同时，可去除金属走线，将源区与漏区直接合并、共用一个区域优势：既保证连接关系，又减小版图面积适用于串联、并联及串并联混合连接37项目4｜集成电路版图设计版图布局与设计技巧（2/3）大尺寸MOS管为增加驱动能力，模拟电路输出级MOS管尺寸大、宽长比很大；逻辑电路为个位数，驱动管可达100/1对宽长比特别大的MOS管，采用拆分小单元+源漏共用拼装优化版图38项目4｜集成电路版图设计版图布局与设计技巧（3/3）一、小尺寸MOS管即倒比管，宽长比很小、通路窄而远，导通电阻大常作上拉/下拉电阻，需一直导通二、特殊形状的MOS管CMOS版图中还会出现方形、圆形等特殊形状的MOS管版图39项目4｜集成电路版图设计任务4.4-版图验证32项目4｜集成电路版图设计版图验证一、设计规则检查（DRC）按工艺设计规则检查版图尺寸（最小宽度、间距、包围等）是否满足要求，是正确流片的基础二、电学规则检查（ERC）检查短路、断路、悬空节点、浮孔、扇出数等电气连接错误；一般随DRC同时运行三、电路图–版图一致性检查（LVS）在晶体管级比较版图与电路图连接性，输出不一致处；必做项，DRC通过后运行四、寄生参数提取（PE）提取寄生电阻/电容/电感参数，用于电路后仿真，精确分析版图性能是否达标41项目4｜集成电路版图设计版图验证工具42名称公司特点及应用DraculaCadence开发早，技术优势体现在大规模版图处理能力和严格的亚微米工艺验证能力，在与Calibre的竞争过程中逐渐失去市场主导地位AssuraCadence与Virtuoso平台紧密集