集成电路工程导论 课件 07-集成电路测试

项目七集成电路测试1项目7｜集成电路测试学习导航01任务7.1集成电路测试概述02任务7.2集成电路测试的基本原理03任务7.3测试设备：ATE/分选机/探针台2项目7｜集成电路测试任务7.1-集成电路测试概述-定义、分类与测试流程3项目7｜集成电路测试7.1.1集成电路测试的定义一、产业链定位与核心目标集成电路测试位于集成电路产业链的中游，连接制造与封装是验证芯片功能、性能及可靠性的关键环节通过一系列检测手段，检查芯片生产过程中是否存在"生病"（制造缺陷）或"先天不足"（设计错误）二、"芯片医生"——测试的形象比喻与使命测试工程师如同"芯片医生"，用ATE（自动测试机）、探针台等专业设备给芯片"把脉"判断芯片能否正常工作、性能是否达标最终使命：确保送到用户手中的芯片都是"健康合格"的4项目7｜集成电路测试7.1.2集成电路测试的分类体系一、按测试内容分类功能测试：按真值表逻辑验证芯片功能正确性参数测试：分DC（直流）与AC（交流）参数结构测试：检测物理缺陷，采用SCAN/BIST/JTAG二、按测试目的分类验证测试：量产前的设计验证（特性测试）制造测试：量产逐片检测，注重效率与成本可靠性测试：预测寿命、剔除早期失效（温箱老化）验收测试：用户/系统集成商交付后的再测试三、按测试阶段分类晶圆测试（CP）：封装前筛除制造缺陷，节省后续成本成品测试（FT）：封装后终测，分ATE与SLT两步骤5项目7｜集成电路测试按测试内容分类（1）——功能测试一、功能测试的定义验证芯片是否能按真值表的逻辑进行正常的功能运作逻辑功能以特定图形表述，体现"输入→输出"的对应关系二、测试方法与判定标准给被测器件施加特定输入图形，采集输出响应将实测输出与预设期望值比较，判断功能是否正常覆盖组合逻辑、时序逻辑及接口协议等芯片核心功能场景6项目7｜集成电路测试按测试内容分类（2）——参数测试一、直流（DC）参数测试包括开路/短路测试、输入输出电流/电压测试功耗测试、输入输出失调测试、增益测试二、交流（AC）参数测试产品输入输出相关的时间参数测试频率测试，以及时间抖动等动态特性测试7项目7｜集成电路测试按测试内容分类（3）——结构测试一、目的与对象检测大规模数字集成电路制造中的物理缺陷（如固定型故障）验证芯片物理结构是否符合设计预期二、常用方法扫描测试（Scan）：提高内部节点的可控性与可观测性内建自测试（BIST）：芯片内部生成测试向量并自检边界扫描（JTAG）：板级互连测试，也用于访问片上测试逻辑8项目7｜集成电路测试按测试目的分类（1）——验证测试一、定义与适用阶段又称实验室测试或特性测试，于芯片进入量产之前进行验证设计是否正确，需开展功能测试与物理验证二、核心目标功能正确性验证：逻辑功能、高速接口信号完整性可靠性筛选：高温/低温环境模拟成本控制：减少封装浪费三、主要测试方法功能验证（SCAN、BIST）、电性测试、环境模拟（三温、HTOL老化）及系统级测试（SLT）采用UVM验证框架、断言（SVA/PSL）及覆盖率分析提升效率9项目7｜集成电路测试按测试目的分类（2）——制造测试一、定义与定位验证通过后进入量产阶段，复用前期流程，逐片检测是否符合设计规范以成本控制为核心，采用精简测试向量集二、技术手段与测试对象高覆盖率建模保障故障检出：扫描测试、内置自测试（BIST）对象为单颗芯片，分选机高速分拣，ATE完成Vt、Iddq与三温评估三、效率与质量平衡较验证测试更注重效率与成本平衡，AI驱动向量生成可降低50%测试时间10项目7｜集成电路测试按测试目的分类（3）——可靠性测试一、目的与作用预测产品的使用寿命剔除早期失效的产品，提升整体出厂质量二、典型测试方法——老化测试基于ATE自动测试设备，搭建可控应力环境将产品放入温箱，采用恒温或温度循环方式加速老化通过应力激发潜在缺陷，提前暴露浴盆曲线左侧的早期失效11项目7｜集成电路测试按测试目的分类（4）——验收测试一、定义与测试主体芯片交付用户后，由用户为确保符合应用要求而进行的再次测试测试主体为系统集成商或终端用户，非原厂芯片制造方二、测试内容与典型场景对采购的芯片进行功能或可靠性复测典型场景：系统组装前的入厂检验，规避供应链质量风险意义：保障最终产品质量，明确质量责任界面12项目7｜集成电路测试按测试阶段分类——晶圆测试（CP）一、定义与产业链定位连接晶圆制造与封装的核心环节，又称CP（ChipProbing）通过探针台与ATE快速筛除制造缺陷（金属层短路、漏电流超标等）二、价值与作用提前剔除不良芯片，避免后续封装资源浪费——可节省30%以上成本通过晶圆图标记不良品，直接影响芯片良率与生产成本三、关键流程探针卡配置→测试程序开发→缺陷定位（晶圆图标记）13项目7｜集成电路测试按测试阶段分类——成品测试（FT）一、定义与产业链定位成品测试（FT，又称"终测"）是封装完成后的最终检测环节验证芯片在真实应用场景下的功能、性能及可靠性，符合设计规格与客户需求二、测试对象与双重作用测试对象为已封装好的芯片，紧跟在CP与封装工序之后挑出坏chip检验封装良率，数据反向指导封装工艺改进三、两阶段测试流程ATE测试：分选机+测试机施加输入采集输出，判定功能/性能系统级测试（SLT）：仿真终端使用场景，验证真实工况下的表现14项目7｜集成电路测试系统级测试（SLT）详解一、SLT的定义与测试理念在仿真终端使用场景中对被测器件（DUT）进行测试，纯粹通过运行与使用完成验证无须像传统ATE那样创建测试向量，但仍需编写测试，编写方式不同二、测试架构与板载处理器SLT系统通常配备板载处理器来执行测试流程SoC与系统SiP芯片是SLT的主要测试对象，处理器通常即为待测芯片自身的一部分15项目7｜集成电路测试系统级测试（SLT）详解三、SLT与ATE的对比ATE侧重结构测试，SLT模拟真实终端使用场景，能捕捉ATE难以发现的应用层缺陷SLT测试时间通常超过1分钟，典型约10分钟，远长于ATE测试四、设备与产业意义因单颗测试时间长，SLT设备须具备更高的工位密度与更低的工位成本是ATE测试的有力补充，保障SoC/SiP等复杂芯片在真实负载下的可靠性16项目7｜集成电路测试CP测试与FT测试对比（1/2）17对比项目CP测试(晶圆测试)FT测试(成品测试)测试阶段晶圆制造完成后、封装前封装完成后、出货前测试对象晶圆上的裸片(Die)已封装好的芯片主要设备探针台+ATE分选机+ATE项目7｜集成电路测试CP测试与FT测试对比（2/2）18对比项目CP测试(晶圆测试)FT测试(成品测试)核心目标筛除制造缺陷,节省后续封装成本验证封装后芯片功能与性能失效分析通过晶圆图标记不良品位置测试数据反向指导封装工艺改进项目7｜集成电路测试CP与FT测试流程示意一、晶圆测试（CP）流程晶圆制造→探针卡配置→测试程序开发→探针接触→ATE电性测试→WaferMap标记不良品二、成品测试（FT）流程CP合格芯片→封装→分选机上料→ATE测试→SLT系统级测试→分选收料三、CP与FT的产业协同CP与FT共同构成从晶圆到芯片的全流程质量保障体系19项目7｜集成电路测试任务7.2-集成电路测试基本原理-DC参数测试、功能测试、AC参数测试20项目7｜集成电路测试7.2集成电路测试的基本原理一、DUT测试的理论基础DUT作为已知功能的实体，依据原始输入X和网络功能集F(X)确定原始输出Y测试核心：生成测试输入，再分析输出的正确性二、测试系统的三步工作流程①信号施加：生成输入定时波形并施加到DUT原始输入引脚②响应采样：从DUT原始输出引脚采样输出回应③分析处理：对采样结果分析处理，得到测试结果21项目7｜集成电路测试7.2.1直流参数测试概述一、定义与测试条件芯片电性测试的核心组成，静态工作条件下（无时钟激励、无信号动态跳变）对芯片电气特性参数进行标准化测量二、核心目标验证芯片静态电学性能是否符合设计规格筛选由制造缺陷导致的电气参数异常三、基础核心项目开短路测试/漏电流测试/电源电流测试/输入输出电平测试22项目7｜集成电路测试开短路测试（1）——互连与ESD保护一、测试前提：DUT与ATE的互连通过器件接口板(DIB)等夹具将DUT与ATE测试机连接封装器件用插座/分选机接触器；晶圆裸片用探针卡二、连通性测试（接触测试）的必要性继电器经数百万次开闭可能卡滞失效，造成实际生产中测试仪频繁停机验证所有电气连接的完整性，避免硬件故障导致良品误判报废23项目7｜集成电路测试开短路测试（2）——ESD保护电路一、ESD保护电路的作用限制引脚电压异常波动，保护I/O端口免受静电放电及过压损害开短路测试正是借助ESD保护二极管来检测引脚的电气完整性二、典型保护电路结构双二极管结构：引脚分别接VDD与GND两个保护二极管，可双向钳位单二极管结构：仅在引脚与电源/地之间接一个保护二极管，单向保护正常工作时保护二极管处于反向偏置，对电路无影响24项目7｜集成电路测试开短路测试（3）——测试方法与判定一、测试原理与电流条件当引脚电压超过VDD或GND一个二极管压降(约0.7V)时，正向导通将过剩电流泄放至电源/地ATE对保护二极管施加微小正向电流(100μA~1mA)，测量引脚电压VCONT判断导通特性二、判定标准（导通压降VCONT）正常：550~750mV（典型值0.7V）开路：电压升至钳位电压（异常偏高）短路：压降接近0V25项目7｜集成电路测试漏电流测试（IIL/IIH）一、漏电流的定义与意义高阻抗输入/输出引脚被施加电压时，流入或流出的微小电流良好设计与工艺应保证漏电流<1μA（具体值因器件设计而异）二、双次测量—IIL/IIH在输入或输出引脚施加直流电压，测量微小电流IIL（输入低电平电流）：输入电压接近地（或负电源）时测IIH（输入高电平电流）：输入电压接近正电源时测26项目7｜集成电路测试IIL与IIH测试——判定标准一、IIL测试—强制低电平测电流VDDmax为DUT供电，PE对所有输入引脚驱动逻辑"1"PMU切换至"强制电压，测量电流"模式，强制将被测引脚拉至0V被测引脚通过电阻连接到VDDmax，形成测试回路并测量流入电流二、IIH测试—强制高电平测电流操作流程与IIL类似，PE改为对所有输入引脚驱动逻辑"0"PMU强制将被测引脚拉至VDDmax(5.25V)，被测引脚通过电阻连接到GND27项目7｜集成电路测试IIL/IIH测试判定标准一、漏电流判定标准（IIL/IIH通用）失效：引脚电流>+10μA（过大正向漏电）通过：引脚电流在-10μA~+10μA范围内失效：引脚电流<-10μA（过大反向漏电）二、判定逻辑与工程意义过大漏电流通常意味着栅氧击穿、PN结缺陷或金属桥接该项目可快速剔除制造缺陷品，是DC测试中的常规筛选项28项目7｜集成电路测试电源电流测试——静态电流测试一、电源电流测试的目的检测灾难性缺陷（电源-地短路、金属桥接、栅氧击穿等）的最快方法之一缺陷会使电源电流显著增大，远超正常范围，可快速识别并剔除二、静态电流测试DUT处于工作但不切换状态，由晶体管导通/截止引起的静态功耗表现为恒定的直流偏置，可通过直接测量电源引脚上的直流偏置来计算29项目7｜集成电路测试电源电流测试——动态电流测试一、动态电流的成因DUT处于开关切换状态，晶体管反复导通与截止产生动态功耗，能量消耗随信号频率变化二、测量方式动态功耗表现为交变信号，需采集电源引脚波形分析正负半周期内积累能量大小来计算动态电流30项目7｜集成电路测试数字电路输入电平测试（VIL/VIH）一、测试目的验证输入引脚在逻辑"0"和"1"状态下的电压阈值是否符合规格确保数字逻辑信号能被正确识别二、关键参数VIL（输入低电平电压）：输入被识别为逻辑"0"的最高电压VIH（输入高电平电压）：输入被识别为逻辑"1"的最低电压VIL与VIH之间为不确定电压区间，工作中应尽量避免31项目7｜集成电路测试数字电路输出高电平测试（VOH/IOH）一、测试目的验证输出引脚在驱动负载时，能否维持逻辑"1"的电压和电流范围反映芯片在负载条件下的电流驱动能力二、关键参数VOH（输出高电平电压）：输出为逻辑"1"时的电压下限IOH（输出高电平电流）：输出为逻辑"1"时允许的最大灌出电流测试方法：施加规定IOH负载电流，测量输出端电压是否≥VOH规格值32项目7｜集成电路测试数字电路输出低电平测试（VOL/IOL）一、测试目的验证输出引脚在驱动负载时，能否维持逻辑"0"的电压和电流范围与VOH/IOH共同决定输出噪声容限与电平兼容性二、关键参数VOL（输出低电平电压）：输出为逻辑"0"时的电压上限IOL（输出低电平电流）：输出为逻辑"0"时允许的最大灌入电流测试方法：施加规定IOL负载电流，测量输出端电压是否≤VOL规格值33项目7｜集成电路测试直流参数测试项目总结（1/2）34测试项目测试内容测试条件判定依据开短路(OS)ESD保护二极管100μA~1mA正向电流导通压降550~750mV漏电流IIL/IIH输入低/高电平漏流PMU强制0V/VDDmax-10μA~+10μA通过项目7｜集成电路测试直流参数测试项目总结（2/2）测试项目测试内容测试条件判定依据电源电流IDD静态/动态电流DUT工作但不切换/开关切换状态异常增大→失效（短路、桥接、击穿）输入电平VIL/VIH输入逻辑阈值输入引脚施加电压扫描VIL≤规格上限；VIH≥规格下限输出电平VOL/VOH输出驱动能力施加IOL/IOH负载电流VOL≤规格/VOH≥规格35项目7｜集成电路测试7.2.2数字电路功能及交流参数测试一、数字电路功能测试验证电路是否按预定的逻辑功能工作检查输入信号与输出信号之间的逻辑关系是否符合设计二、交流参数测试与功能测试的关系功能测试配合AC参数测试，可共同验证DUT是否符合时序设计要求功能测试侧重"做对"（逻辑正确）；AC测试侧重"做快"（时序达标）36项目7｜集成电路测试功能测试示例——2输入AND门37功能测试基本过程①输入端施加不同激励信号（称为测试向量）②测试图形按电路规定频率应用于DUT③将测试结果与设计预期对比，判断电路功能是否达标输入A输入B预期输出Y000010100111表7-12输入AND门真值表项目7｜集成电路测试功能测试——测试向量和ATPG一、测试向量的定义在DUT输入端施加的激励信号序列，用于触发并验证特定逻辑功能每个向量包含一组输入值及对应的预期输出值二、ATPG—自动测试向量生成ATPG（AutomaticTestPatternGeneration）：由EDA工具基于故障模型自动生成测试向量核心要求：高故障覆盖率、最小向量数、可压缩大规模数字IC普遍使用ATPG+Scan链构建结构化测试方案38项目7｜集成电路测试交流参数测试——上升时间tr与下降时间tf一、AC参数测试的目的保证器件状态能在规定时间内正常转换常测时序：上升时间tr、下降时间tf、传输延迟tTHL/tTLH二、上升时间tr/下降时间tf的定义tr：输入脉冲电压从10%上升到90%的最大时间间隔tf：输入脉冲电压从90%下降到10%的最大时间间隔39项目7｜集成电路测试交流参数测试——上升时间tr与下降时间tf一、tr/tf的搜索法测试步骤使用搜索法搜索采样沿，逐步改变采样沿时间设置输出脚的比较电平VOH/VOL分别为输出电压的90%和10%每次更改时间后执行功能测试，直到功能不再失效二、结果计算tr/tf=VOH与VOL各自功能通过时的采样沿时间相减40项目7｜集成电路测试交流参数测试——传输延迟时间tTHL/tTLH一、传输延迟时间的定义tTHL（高→低传输延迟）：输出脉冲从高电平到低电平的边缘，与对应输入脉冲边缘之间在两个指定参考电平之间的时间tTLH（低→高传输延迟）：输出脉冲从低电平到高电平的边缘，与对应输入脉冲边缘之间的时间二、tTHL/tTLH的搜索法测试过程设置输出比较电平VOH/VOL均为输出电压的50%逐步改变采样沿时间，每次执行功能测试，直到功能不再失效此时的采样沿时间即为所测的tTHL或tTLH41项目7｜集成电路测试搜索法测试原理总结一、搜索法的统一框架核心思路：逐步逼近临界点，通过功能测试是否通过来判断时序边界tr/tf用10%/90%电平；tTHL/tTLH用50%参考电平二、AC参数测试的工程意义确保芯片在目标工作频率下能够稳定建立与传输信号是芯片性能分档（SpeedBinning）与最终主频标定的核心依据42项目7｜集成电路测试任务7.3-集成电路测试设备-ATE、分选机与探针台43项目7｜集成电路测试7.3.1测试设备关键技术总览（1/2）44设备类别应用环节主要测试对象技术壁垒下游厂商测试机(ATE)设计验证/晶圆制造/封装测试电压、电流、时间、温度、电阻、电容、频率、脉宽、占空比等多参数高精度测量+高速信号处理封测厂·Fabless·晶圆厂分选机设计验证/封装测试将待测IC逐个自动传至测试工位，进行标记、分选、收料或编带微米级定位稳定性+多封装兼容性封测厂·Fabless·晶圆厂探针台设计验证/晶圆制造晶圆，对测试台测试的芯片打点标记，形成WaferMap微米级定位稳定性+多封装兼容性封测厂·Fabless·晶圆厂项目7｜集成电路测试7.3.1测试设备—关键洞察一、三类设备的协同分工测试机(ATE)：核心测量大脑，负责施加激励、采集响应、判定Pass/Fail分选机：FT阶段的"搬运手"，把封装芯片送进ATE工位并按结果分类探针台：CP阶段的"搬运手"，让晶圆与探针卡逐die接触二、产业共性—都需要极致精度三类设备对精度、速度、环境控制均提出极致要求，构成集成电路测试设备的核心壁垒下游服务对象一致：封测厂·Fabless·晶圆厂，是产业链关键供应环节45项目7｜集成电路测试衡量ATE技术先进性的关键指标（1/2）46序号核心技术指标具体介绍1测试功能模块功能模块的测试覆盖范围越大，越具有先进性2测试精度电压、电流等参数的测试精度越高，越具有先进性3响应速度响应/建立速度越快、并行测试通道越多，测试效率越高4应用程序定制化开发平台越通用化，越能适应不同产品的定制化测试需求5平台可延展性平台越可延展，越易于扩展功能、提升通道数与工位数6数据存储与分析状态/参数/质量数据的采集、存储、分析能力越强，越助力客户优化生产项目7｜集成电路测试ATE先进性指标—关键洞察一、六项指标围绕"覆盖/精度/效率"展开覆盖能力：测试功能模块越多、平台越可延展，越能适配多品类芯片精度：电压电流测量精度直接决定良率判定准确性效率：响应速度+并行通道数共同降低单芯片测试成本二、软实力同样关键应用程序定制化：开发平台通用化决定客户上手速度与生态广度数据能力：是否支持参数采集+质量分析，决定能否反哺工艺改进47项目7｜集成电路测试ATE测试机分类一、ATE的核心作用由计算机自动控制，自动完成半导体测试，加快电学参数检测、降低测试成本覆盖DC参数、AC参数与功能测试等芯片电性能验证二、ATE按下游应用的分类存储测试机：DRAM、NANDFlash等存储芯片SoC测试机：CPU、GPU、ASIC、DSP、MCU、射频芯片等模拟/混合信号测试机：放大器、电源芯片、AD/DA等功率测试机：MOS管、二极管、晶体管、IGBT等功率器件全球市场以存储+SoC为主，国内模拟/混合、数字测试领域仍存较大市场空间48项目7｜集成电路测试三类ATE测试机技术参数对比（1/2）49测试机分类测试对象引脚规模主要参数代表性企业功率测试机MOS管、二极管、晶体管、IGBT等≤10速度5~10MHz·向量深度8~16MV·调试工具1~3·协议1~2泰瑞达(ETS/Fex)·华峰测控(STS8200)·长川(CT)·上海宏测(MTS737)模拟/数模混合测试机放大器、电源芯片、低端AD/DA等几个~几十对软件、算法要求不高；数模混合需基本数字通道与矢量泰瑞达、爱德万、华峰测控等SoC测试机CPU、GPU、ASIC、DSP、MCU、CIS、显示驱动、高端AD/DA、射频几十~上千速度100MHz~1.6GHz·256~512MV·调试5~10·协议100+泰瑞达(UltraFlex/J750)·爱德万(V93000)·华峰(STS8300)存储测试机DRAM、NANDFlash等存储芯片几百速度200MHz~6GHz·256~512MV·同测可达1024DUT爱德万(T5系列)项目7｜集成电路测试ATE测试机分类—关键洞察一、技术壁垒由低到高的"金字塔"功率/模拟：引脚少、协议简单，国产替代度最高SoC：千余引脚+百余协议，软硬一体壁垒最深存储：同测数量可达1024DUT，对工位密度要求极端二、市场格局与国产化机会SoC与存储测试机仍由泰瑞达、爱德万主导华峰测控、长川科技已在模拟/功率/数模混合赛道形成本土供应50项目7｜集成电路测试SoC测试机详解一、测试对象与技术参数覆盖CPU/GPU/ASIC/DSP/MCU/CIS/显示驱动/射频/高端AD-DA等高复杂度芯片引脚规模：几十至上千；速度100MHz~1.6GHz；向量深度256~512MV调试工具5~10种，协议100余种，并测几百至几千引脚二、技术难点与代表性企业对板卡速度、精度、向量深度、调试工具、软件算法要求都极高，整机壁垒最深代表性企业：泰瑞达UltraFlex/J750、爱德万V93000、华峰测控STS830051项目7｜集成电路测试7.3.2分选机（Handler）一、分选机的作用在FT成品测试阶段，将封装好的芯片逐个传送至测试工位根据测试结果完成标记、分选、收料或编带二、按传输方式的三大分类平移式分选机：机械臂水平抓取芯片重力式分选机：依靠重力下滑实现传输转塔式分选机：器件在转塔内旋转高速传输52项目7｜集成电路测试三种分选机优缺点对比（1/2）53分选机种类设备优点设备缺点适用场景重力式结构简单、可靠性高；适用于重量较重、体积较大的产品结构简单可靠、性能稳定、故障率低；上料速度受重力限制车规芯片、高精度BGA封装转塔式每小时产量高，可集成打印、外观检查、包装等功能不适用于重量较大、外形较大的产品消费电子芯片(QFN、SOP)平移式结构简单、可靠性高；适用于重量较重、体积较大的产品每小时产量较低；不适用于体积较小的物体低端分立器件(二极管、MOS管)项目7｜集成电路测试分选机分类—关键洞察一、按封装重量与产能选型重/大封装（车规、BGA、低端分立器件）→用重力式/平移式轻/小封装+大批量（QFN、SOP等消费电子）→用转塔式，UPH最高二、精度/速度/兼容性三角权衡转塔式靠旋转高速换位，但牺牲对大尺寸器件的兼容性智能化升级（AI视觉+自适应算法）正在打破"精度-速度"的传统取舍54项目7｜集成电路测试分选机工作流程一、工作流程三阶段①上料与传输：振动盘/托盘进料，机械臂、吸嘴或输送带送至测试工位②定位与测试：视觉/传感器精准定位（精度可达5μm），Socket与测试机建立电气连接，支持-55~150℃高低温环境模拟③分类与收料：良品/不良品分类标记，通过编带、料盘或专用容器完成收料二、技术难点与发展趋势核心难点：精度与速度平衡、多封装兼容性、环境稳定性控制智能化升级：AI视觉检测+自适应分选算法，LED分选机良率可达99.9%以上55项目7｜集成电路测试7.3.3探针台（Prober）一、探针台的核心功能承担晶圆的输送与定位，使晶圆