计算机四级考试嵌入式系统章节题库及答案

计算机四级考试嵌入式系统章节题库及答案一、嵌入式系统概论章节习题1.单项选择题（1）以下关于嵌入式系统核心特征的描述中，错误的是A面向特定应用场景定制设计，软硬件资源可根据需求裁剪B所有嵌入式系统必须搭载功能完备的通用嵌入式操作系统才能正常运行C普遍对系统响应实时性、运行可靠性、功耗指标、体积成本有严格约束D通常将计算单元集成在专用电子设备内部，用户无需感知其计算模块的存在参考答案：B解析：面向极简控制场景的8位/16位单片机类嵌入式系统可直接运行裸机程序，无需搭载通用操作系统即可完成指定控制功能，例如家用微波炉的控制核心就属于这类无OS嵌入式系统，因此B选项描述错误。嵌入式系统的三个核心要素是嵌入性、专用性、计算机属性，其余三个选项均符合要素定义。（2）下列产品中，不属于典型嵌入式系统范畴的是A家用智能扫地机器人的主控单元B服务器机房部署的x86架构通用存储服务器C新能源汽车的整车控制器VCUD工业流水线使用的机器视觉检测智能相机参考答案：B解析：通用x86存储服务器属于通用计算设备，不是为特定单一应用场景定制设计的系统，不符合嵌入式系统的专用性特征，其余三类设备均为面向特定场景定制的嵌入式系统产品。（3）按照嵌入式系统的技术复杂度分类，以下属于中高端嵌入式系统的是A搭载8位单片机的家用电动牙刷控制模块B搭载16位MCU的传统电磁炉控制板C搭载Cortex-A系列应用处理器的智能手机主控D搭载8位MCU的智能温湿度采集标签参考答案：C解析：嵌入式系统按复杂度可分为低端（8位/16位无OS）、中端（16位/32位轻量级实时OS）、高端（32位/64位高性能处理器搭载复杂嵌入式OS），Cortex-A系列处理器的智能手机主控属于典型高端嵌入式系统，其余三类均为中低端产品。（4）嵌入式系统软硬件协同设计的核心思路是A先完成全部硬件电路设计调试，再开发对应软件代码B需求分析阶段就同步划分软硬件功能边界，并行开展软硬件设计与验证C所有功能优先用硬件逻辑实现，提升系统运行效率D所有功能优先用软件代码实现，降低系统修改成本参考答案：B解析：传统嵌入式开发采用软硬件串行设计模式，协同设计的核心是在需求定义阶段就对软硬件实现的功能进行科学划分，并行推进两边的开发流程，大幅缩短研发周期，降低后期软硬件兼容性风险，其余三个选项描述均存在明显片面性。2.多项选择题（1）以下指标属于嵌入式系统核心设计约束的有A峰值运算性能指标B功耗与散热指标C运行可靠性与平均无故障时间D整机成本与批量良率参考答案：ABCD解析：嵌入式系统的设计约束覆盖性能、功耗、可靠性、成本、体积、实时性等多个维度，四个选项均属于核心设计考量指标。（2）与通用PC系统相比，嵌入式系统具备的独有特征包括A软硬件可裁剪定制B对实时性指标要求更高C大部分场景采用异构计算架构提升能效比D统一支持标准x86指令集架构参考答案：ABC解析：嵌入式系统可采用ARM、RISC-V、PowerPC、DSP等多种指令集架构，并不强制使用x86架构，D选项描述错误，其余三项均是嵌入式系统相对通用PC的独有特征。二、嵌入式硬件系统架构章节习题1.单项选择题（1）以下关于ARMCortex系列内核的定位描述，错误的是ACortex-M系列面向微控制器场景，主打极低功耗、低成本、高实时性，多用于物联网节点控制BCortex-R系列面向实时处理器场景，主打高可靠性、强实时响应，多用于汽车动力控制、工业伺服驱动CCortex-A系列面向应用处理器场景，主打高性能运算、多媒体处理能力，多用于智能手机、智能终端DCortex-X系列面向工业控制场景，主打最高能效比，仅支持8位指令集运行参考答案：D解析：Cortex-X系列是ARM推出的高性能超大核应用处理器内核，面向智能手机、高性能嵌入式计算场景，支持32位/64位AArch32/AArch64指令集，不存在仅支持8位指令集的定位，D选项描述错误。（2）AMBA总线协议簇中，专门用于连接低速外设、低复杂度低功耗的总线类型是AAXI（高级可扩展接口）BAHB（高级高性能总线）CAPB（高级外设总线）DACE（高速一致性扩展接口）参考答案：C解析：APB总线是专门为低速外设设计的总线协议，时序逻辑简单、功耗低，用于连接UART、GPIO、I2C等低速外设；AHB/AXI/ACE均面向高带宽高速传输场景使用。（3）ARM32架构（ARMv7）传统状态下，共有37个32位寄存器，其中通用物理寄存器的数量是A16个B31个C17个D37个参考答案：B解析：ARMv732位架构的寄存器组包含1个程序状态寄存器+31个通用物理寄存器，总计32个物理寄存器，加上5个不同模式下映射的备份程序状态寄存器，总计37个寄存器，题干所问通用物理寄存器数量为31个。（4）以下不属于嵌入式处理器常用复位源类型的是A上电复位PORB手动按键复位C看门狗超时复位D外设接口中断复位参考答案：D解析：嵌入式处理器常见复位源包含上电复位、掉电复位、手动复位、看门狗复位、软件复位、电压监测复位等，外设接口中断属于正常中断响应流程，不会触发处理器全局复位。（5）嵌入式最小硬件系统的核心组成部分不包含以下哪一项A电源电路B处理器时钟复位电路C调试接口电路D外接高清显示触控屏参考答案：D解析：最小硬件系统是指保证处理器可以正常运行的最基础硬件电路，电源、时钟复位、调试接口、启动存储均属于最小系统组成部分，外接触控屏属于扩展外设，不属于最小系统范畴。2.多项选择题（1）以下属于ARM处理器工作模式的有A用户模式（User）B快速中断模式（FIQ）C系统模式（System）D监控模式（Monitor）参考答案：ABCD解析：ARMv7架构32位处理器定义了7种不同的工作模式，题目中四类模式均属于标准定义的工作模式，不同模式下访问的寄存器资源与权限存在差异。（2）以下常见嵌入式处理器类型中，属于异构计算常用加速单元的有AMCU微控制器BDSP数字信号处理器CFPGA现场可编程门阵列DNPU神经网络处理器参考答案：BCD解析：DSP、FPGA、NPU均为面向特定计算场景设计的异构加速单元，可大幅提升音视频信号处理、逻辑自定义运算、人工智能推理场景的运算能效比，MCU属于通用控制单元，不属于异构加速单元。三、ARM指令系统与汇编程序设计章节习题1.单项选择题（1）以下关于ARM指令集与Thumb指令集的描述中，错误的是AARM指令为32位定长指令，Thumb-2指令支持16位/32位变长编码B相同功能的代码使用Thumb指令编译后存储占用的空间比ARM指令更小C所有ARM系列处理器均只支持ARM指令集，不支持Thumb指令集DThumb指令集可以和ARM指令集混合跳转调用，提升代码密度参考答案：C解析：ARMv5及以上架构的处理器均支持Thumb指令集，该指令集的设计目标就是提升代码存储密度，降低嵌入式系统对存储容量的需求，C选项描述明显错误。（2）ARM汇编指令中，属于带状态返回的程序状态寄存器与通用寄存器数据传输指令的是AMOVR0,R1BMRSR0,CPSRCMSRCPSR_c,R0DBLX0x20000000参考答案：B解析：MRS指令用于将程序状态寄存器CPSR/SPSR的数值读取到通用寄存器中，属于读状态寄存器传输指令；MSR是写状态寄存器指令，MOV是通用数据传输指令，BLX是带链接状态切换的跳转指令。（3）以下ARM寻址方式中，属于基址变址寻址类型的是ALDRR0,[R1,#4]BLDRR0,[R1],#4CLDRR0,[R1,R2,LSL#2]DLDRR0,=0x30000000参考答案：A解析：基址变址寻址是在基址寄存器数值基础上叠加一个固定偏移量完成地址访问，选项A属于基址变址寻址；B属于后变址寻址，C属于索引寻址，D属于伪指令加载地址寻址。2.判断题（1）ARM汇编程序中，ENTRY伪指令用于定义程序的入口点，一个完整可执行映像必须且只能有一个ENTRY入口点。参考答案：正确解析：嵌入式可执行镜像运行时的启动入口唯一，多个ENTRY定义会导致链接阶段地址冲突，因此合法镜像只能设置一个入口点。（2）ADDR0,R1,R2指令的功能是将R1和R2寄存器的数值相加，结果存放到R0寄存器，执行过程中一定会修改程序状态寄存器的Z、C、N、V标志位。参考答案：错误解析：通用ADD指令默认不修改状态寄存器标志位，只有添加S后缀的ADDS指令才会在运算结束后自动更新CPSR对应的状态标志位。四、嵌入式存储体系章节习题1.单项选择题（1）以下存储介质中，属于易失性存储的是ASPINorFlashBNANDFlashCDDR4SDRAMDEEPROM参考答案：C解析：DDRSDRAM属于动态随机访问存储器，掉电后存储数据立即丢失，属于易失性存储，其余三类均为非易失性存储介质，掉电后数据不会丢失。（2）Cache三种常见地址映射方式中，硬件实现成本最低、命中冲突概率最高的是A全相联映射B直接映射C组相联映射D全映射关联参考答案：B解析：直接映射的Cache地址转换逻辑最简单，不需要比较相联存储器的全部标记位，硬件成本最低，但是多个主存块映射到同一个Cache行的冲突概率最高；全相联映射冲突概率最低、硬件成本最高，组相联映射是两者的折中方案。（3）ARM处理器中内存管理单元（MMU）的核心功能不包含以下哪一项A完成虚拟地址到物理地址的映射转换B配置存储页面的访问权限，拦截非法访问操作C控制Cache与缓存的读写策略D直接扩展外部DDR存储的容量上限参考答案：D解析：MMU的核心功能是地址映射、权限管理、缓存策略控制，无法通过软件逻辑直接扩展物理DDR存储的硬件容量，D选项描述错误。（4）嵌入式系统中常用的NORFlash与NANDFlash对比，以下描述正确的是ANORFlash的擦写寿命远高于NANDFlashBNORFlash支持芯片内执行（XIP），可以直接在Flash上运行代码无需拷贝到内存CNANDFlash的单位存储位成本比NORFlash更高DNANDFlash的随机读性能远优于NORFlash参考答案：B解析：NORFlash的地址线数据线独立编址，支持直接随机读取运行代码，具备XIP特性；NANDFlash的擦写寿命、单位存储成本、连续读写性能均优于NORFlash，仅随机读性能弱于NORFlash，A、C、D描述错误。2.多项选择题（1）以下属于嵌入式存储体系典型优化设计思路的有A按照性能、容量、成本的分层架构配置寄存器、Cache、内存、外存B利用局部性原理提升Cache的命中效率C采用写缓冲机制降低处理器等待慢存储访问的时延D对大容量NANDFlash采用坏块管理、损耗均衡机制延长使用寿命参考答案：ABCD解析：以上四项均为工业级嵌入式存储体系的标准优化设计方案，可有效提升存储系统的运行效率、可靠性与使用寿命。五、嵌入式输入输出接口章节习题1.单项选择题（1）以下关于I2C总线的描述中，错误的是AI2C总线采用两条信号线SDA串行数据、SCL串行时钟实现通信BI2C总线支持多主设备、多从设备组网，通过7位/10位从地址完成设备寻址CI2C总线属于全双工通信接口，同一时刻可以同时发送和接收数据DI2C总线通信过程中由主设备产生时钟信号，控制通信时序参考答案：C解析：I2C总线仅使用一根串行数据线完成数据收发，属于半双工通信接口，同一时刻只能执行发送或者接收操作，C选项描述错误。（2）工业控制场景常用的CAN总线最大通信特点是A传输带宽最高可达10GbpsB采用非破坏性总线仲裁机制，高优先级消息可自动优先获得总线使用权，错误节点可自动下线C仅支持点对点单点通信，不支持多节点组网D通信距离最大只能支持1米以内参考答案：B解析：CAN总线专为汽车、工业高可靠性强干扰场景设计，采用CSMA/CD非破坏性仲裁机制，总线冲突时高优先级低ID报文可无延迟抢占总线，错误节点累计报错超过阈值会自动脱离总线，避免整个网络瘫痪，是工业控制场景的核心通信总线。（3）UART异步串行通信的波特率为115200，数据帧格式为8位数据位、无校验位、1位停止位，传输1KB数据最少需要的时间约为A约0.072秒B约0.72秒C约7.2秒D约72秒参考答案：A解析：每个字符帧除了8位数据位，还包含1位起始位、1位停止位，总计10位，1KB数据共1024*10=10240位，除以115200波特率的传输比特率，计算得到耗时约为0.089秒，选项中最接近的合理值为0.072秒。2.判断题（1）SPI串行总线接口通常包含SCK串行时钟、MOSI主发从收、MISO主收从发、CS片选四根信号，属于全双工通信接口。参考答案：正确解析：SPI总线的全双工通信架构可以实现主从设备同时收发数据，传输带宽远高于I2C同类低速总线，广泛用于连接高速Flash、显示驱动等外设。六、嵌入式操作系统章节习题1.单项选择题（1）以下操作系统中，属于硬实时嵌入式操作系统的是A通用Windows10系统BLinux桌面发行版CVxWorks操作系统D安卓通用操作系统参考答案：C解析：VxWorks是航空航天、工业控制领域广泛使用的硬实时操作系统，其余三类系统均为通用分时操作系统，不满足硬实时截止时间绝对保障要求。（2）以下内核对象中，可用于实现任务间同步，且