CN119403141A 异质结双极型晶体管及其制备方法 （中国科学院苏州纳米技术与纳米仿生研究所）

本发明公开了一种异质结双极型晶体管及外延结构包括沿第一方向依次层叠设置的集电二基区，所述第一基区层叠设置在所述集电区且所述第二基区的掺杂浓度大于所述第一基区23.根据权利要求1或2所述的异质结双极优选的，在所述第一方向上，所述槽状结构的深度与所述第一基区的厚度的比值为6.一种异质结双极型晶体管的制备方法，包括制备半导在集电区上形成所述第一基区，在所述第一基区上形成所述第二基区和所述发射区，7.根据权利要求6所述的制备方法，其特征在于，制备所述半导体外延结构的步骤包在所述第一基区的表面形成槽状结构，所述槽状3优选的，在所述第一方向上，所述槽状结构的深度与所述第一基区的厚度的比值为8.根据权利要求6所述的制备方法，其特征在于，制备所述半导体外延结构的步骤包优选的，制备所述半导体外延结构的步骤还包括：采用4[0001]本发明涉及一种异质结双极型晶体管(HBT)及其制备方法，特别涉及一种具有低[0003]如图1所示为一典型的npn型GaNHBT器件结构，其在制备过程中通常需要采用干法刻蚀去除部分n型发射区从而暴露p型基区，此过程会在基区引入施主型氮(N)空位缺陷干法刻蚀在基区表面引起的刻蚀损伤会增加基区少子的表面复合，从而降低基区_集电极干法刻蚀用的工艺气体如BCl3等产生的等离子体在电场加速作用下会在刻蚀区域产生离蚀损伤和注入离子会补偿p_(In)GaN中的多子空穴[0006]二次外延会在发射区_基区的pn结界面引入高浓度的杂质沾污与空位点缺陷，使5[0009]本发明一方面提供了一种异质结双极型晶体管，包括半导体外延结构以及基极、高温下活性N原子填充干法刻蚀在p型基区引入的施主型N空位，从而降低p型基区的自补[0017]图2为本发明一典型实施案例中提供的一种npn型GaNHBT的外延结构的结构示意[0020]图5为本发明一典型实施案例中二次外延欧姆接触层之前掩膜图形沉积的结构示[0021]图6为本发明一典型实施案例中npn型GaNHBT经过二次外延欧姆接触层后的结构6[0022]图7为本发明一典型实施案例中npn型GaNHBT经过集电区开窗刻蚀后的结构示意[0023]图8为本发明一典型实施案例中基于二次外延与MOCVD修复刻蚀损伤技术制备的[0030]本发明一方面提供了一种异质结双极型晶体管，包括半导体外延结构以及基极、7[0044]进一步的，所述集电区、所述第一基区和所述发射区的材质均包括III_V族化合8[0065]进一步的，所述集电区、所述第一基区和所述发射区的材质均包括III-V族化合[0069]1)在衬底101上生长依次层叠设置在衬底101上的缓冲层102、第一半导体层103、四半导体层106可以通过沉积的方式形成，沉积的方式可选金属有机化学气相沉积法9[0077]2)刻蚀除去第三半导体层105以及第四半导体层106的一部分，形成基区台面(即金刚石等，并且可以被掺杂有第二掺杂剂。示例性的，欧姆接触层107的材质可以是触，欧姆接触层107需要重掺杂，具体的，欧姆接触层107的第二掺杂剂的掺杂浓度为1×em_3。xOyNy2O3[0091]本发明可用于垂直结构及倒装结构等需要高功率以及良好散热性能的GaNHBT器[0093]实施例1(整面二次外延沉积欧姆接触层，然后干法刻蚀暴露发射区制备高性能[0095]1)在硅(111)衬底上依次生长n_GaN/p_In0.05Ga0.95N/n_GaN的npn型HBT的外延结[0097]2)得到完整的npn型HBT的外延结构后，通过ICP刻蚀除去n型GaN发射区和p型[0098]3)在形成基区台面上沉积50nm的Mg掺杂浓度为6×1019cm_3的p型In0.05Ga0.95N欧姆[0100]5)在重掺杂的p型In0.05Ga0.95N欧姆接触层上沉积厚度为20/50nm的Ni/Au金属电[0101]为了暴露出n型GaN发射区，刻蚀除去p型In0.05Ga0.95N欧姆接触层及部分p型在刻蚀形成集电区台面之前或者之后完成，本发明不限于此。刻蚀后可用MOCVD原位热处在发射区上就不能直接在发射区上沉积发射极金属，所以需要用刻蚀的方法将n型发射区[0103]在本实施例中，二次外延重掺杂p型欧姆接触层可以将传统的肖特基接触基极转[0107]2)得到完整的npn型HBT的外延结构后，通过ICP刻蚀除去n型GaN发射区和p型覆盖的区域沉积形成厚度为50nm的Mg掺杂浓度为6×1019cm_3的p型In0.05Ga0.95N欧姆接触[0112]6)在重掺杂的p型In0.05Ga0.95N欧姆接触层上沉积厚度为20/50nm的Ni/Au金属电[0113]在本实施例中，二次外延重掺杂p型欧姆接触层可以将传统的肖特基接触基极转[0115]本实施例是在实施例1或实施例2的基础上制备的垂直结构GaNHBT，下面对垂直[0116]1)可选在基区电极130上制备一层用于与引线焊盘180(如图12)射区电极140及暴露的外延结构(包括台面侧壁)。绝缘层109的材质可以为SiO2、SixOy、Si3N4xNyxNy2O3[0119]4)在绝缘层109以及暴露的发射区电极140上沉积键合阻挡层及键合层160，通过[0126]1)在硅(111)衬底上依次生长n_GaN/p_In0.05Ga0.95N/n_GaN的npn型HBT的外延结[0127]2)得到完整的npn型HBT外延结构后，通过ICP刻蚀除去n型GaN发射区和p型在基极产生了额外的肖特基势垒压降。结果证实，本对比例制备的GaNHBT的开启电压为[0133]1)在硅(111)衬底上依次生长n_GaN/p_In0.05Ga0.95N/n_GaN的npn型HBT的外延结[0134]2)得到完整的npn型HBT外延结构后，通过ICP刻蚀除去n型GaN发射区和p型[0135]3)在形成基区台面上沉积50nm的Mg掺杂浓度为6×1019cm_3的p型In0.05Ga0.95N欧姆[0136]4)为了暴露出n型GaN发射区，刻蚀除去p型In0.05Ga0.95N欧姆接触层及部分p型[0138]6)在重掺杂的p型In0.05Ga0.95N欧姆接触层上沉积厚度为20/50nm的Ni/Au金属电[0139]此对比案例中，由于原位热处理步骤实施环境是氧气，不能有效填充施主型N空温下活性N原子填充干法刻蚀在p型基区引入的施主型N空位，从而降低p型基区的自补偿、