CN119403194A 制造半导体器件的方法 （瑞萨电子株式会社）

缘膜IF1被形成在所述沟槽TR内部。所述场板电极FP的所述其他部分选择性地朝向所述沟槽TR述半导体衬底SUB的所述上表面TS上的所述绝缘膜IF1被缩回，使得其上表面位置低于所述场板2第一绝缘膜，并且将位于所述沟槽内部的所述第一绝缘膜朝向所述沟槽的所述底部缩回，其中通过(j)在所述第一绝缘膜以及与所述引出部分接触的所述第二绝缘膜上形成的2.根据权利要求1所述的制造半导体器件的方法，其将位于所述沟槽内部的所述第一绝缘膜朝向所述沟槽的所述底部缩回，使得在截面图中，位于所述沟槽内部的所述第一绝缘膜的所述上表面的所述位置低于所述场板电极的所述且(h1)和(h3)通过使用包括氢氟酸的溶液的各向同性蚀刻并且(h2)中的所述各向同性蚀刻处理是使用CF4气体的化6.根据权利要求5所述的制造半导体器件的方法，其中所述场板电极的所述上部部分3(l)在(f)与(g)之间，通过离子注入将所述第一导电类型的杂质引入到所述场板电极(m)在(g)与(h1)之间，通过使用CVD的膜形成工艺在所述第一绝缘膜和所述第一氧化9.根据权利要求3所述的制造半导体器件的方法，其中，(n)在(f)与(g)之间，通过离子注入将所述第一导电类型的杂质引入到所述场板电极12.根据权利要求1所述的制造半导体器件的方法，其中，在重复(g)和(h)多次之后，13.根据权利要求1所述的制造半导体器件的方法，其中(g)的所述热氧化在至少1000摄氏度并且不超过1200摄氏度的条件下使用氧气4[0004]在配备有诸如功率MOSFET(金属氧化物半导体场效应晶体管)等半导体元件的半[0010]本申请的主要目的是通过确保栅极电极和场板电极之间以及引出部分和半导体[0012]根据一个实施例的用于半导体器件的制造方法包括以下步骤：(a)提供具有上表5位于沟槽内部的第一绝缘膜的上表面的位置低于场板电极的上表面的位置；(i)在(h)之留在沟槽内部的第二导电膜形成为栅极电极。通过(j)在与引出部分接触的第一绝缘膜和67之间的绝缘耐受电压，并且期望通过抑制残留物RS的生成来确保引出部分FPa和漂移区NV[0063]本申请的主要特征在于在场板电极FP的上表面上形成氧化硅膜OX1的制造工艺及[0064]图1和2是作为半导体器件100的半导体芯片的平面图。图3和4是放大图1和2所示[0065]图1主要示出了在半导体衬底SUB上方形成的布线图案。半导体器件100在平面图导体器件100被电连接至其他半导体芯片、引线框或布线衬底等。外部连接构件例如是由并且栅极电极GE被形成在沟槽TR的顶部。场板电极FP和栅极电极GE沿着沟槽TR在Y方向上[0069]同样如图5的B_B横截面所示，场板电极FP在单元区CR中的一部分形成引出部分8PB和源极区域NS通过孔CH1电连接至源极电极SE。在外周区OR中，在栅极电极GE上形成孔[0073]如图5所示，半导体器件100包括具有上表面TS和下表面BS的n型半导体衬底SU[0074]在半导体衬底SUB中，n型漏极区ND被形成为从半导体衬底SUB的下表面BS朝向上当层压这些金属膜制成的层压膜组成。漏极区ND和漏极电极DE跨单元区CR和外周区OR形面BS达到预定深度。每个沟槽TR的深度例如等于或大于5μm(5微米)并且等于或小于7μm(7多晶硅膜的杂质浓度高于半导体衬底SUB(漂移区NV)的杂[0079]绝缘膜IF1被形成在半导体衬底SUB和场板电极FP之间。绝缘膜IF2被形成在栅极形成如电阻元件等其他半导体元件时，绝缘膜IF3主要被用作保护单元区CR的保护膜。因9[0082]在半导体衬底SUB中，p型体区PB被形成为从半导体衬底SUB的上表面TS朝向半导IL例如由氧化硅膜制成。层间绝缘膜IL的厚度例如等于或大于700nm并且等于或小于引出部分FPa接触的绝缘膜IF1的上表面的位置高于与除引出部分FPa之外的场板电极FP接[0091]源极电极SE和栅极布线GW例如由第二势垒金属膜和形成在第二势垒金属膜上的体衬底SUB可以是n型硅衬底和通过外延生长在硅衬底上形成的n[0096]接下来，如图7所示，在沟槽TR内部和半导体衬底SUB的上表面TS上形成绝缘膜过热氧化处理形成的第一氧化硅膜和通过使用CVD方法的膜形成在第一氧化硅膜上形成的SF6气体执行各向异性蚀刻来去除场板电极FP的将不会成为引出部分FPa的其他部分。即，如图9的A_A横截面所示，场板电极FP的将不会成为引出部分FPa的其他部分选择性地朝向[0104]场板电极FP的上部包括场板电极FP的上表面和与该上表面连续的场板电极FP的[0105]此外，图10示出了对绝缘膜IF1和氧化硅膜OX1执行的各向同性蚀刻工艺的起点但是此处描述的起点10是指在最终接触场板电极FP的地点处特别影响绝缘膜IF1的形状的[0117]栅极绝缘膜GI和绝缘膜IF2通过诸如干法氧化等热氧化工艺形成。该干法氧化工艺例如在等于或大于1000摄氏度并且等于或小于1200摄氏度的条件下使用氧气执行。此外，栅极绝缘膜GI和绝缘膜IF2可以是通过干法氧化工艺形成的第三氧化硅膜和通过使用CVD的膜形成工艺形成在第三氧化硅膜上的第四氧化引出部分FPa接触的绝缘膜IF1和IF2上的成氧化硅膜OX1。因此，对绝缘膜IF1和氧化硅膜OX1执行的各向同性蚀刻工艺从起点10进[0125]因此，在图13所示的各向同性蚀刻工艺结束时，绝缘膜IF1的上表面形成弯曲表接触的绝缘膜IF1和绝缘膜IF2上的导FPa和漂移区NV(半导体衬底SUB)之间的绝缘耐受电压，并且可以提高半导体器件100的可[0136]接下来，例如通过使用光刻和离子注入技术引入砷(As)，如图19的A_A横截面所属膜和第一导电膜。因此，形成由第一势垒金属膜和第一导电膜组成的插塞PG以填充孔极SE和栅极布线GW中成为源极焊盘SP和栅极焊盘GP成，则由于高浓度n型硅衬底构成漏极区ND，所以可以省略上述通过离子注入形成漏极区在图9中形成包括引出部分FPa的场板电极FP之后，如图23所示，通过离子注入将诸如砷[0157]通过形成氧化硅膜OX2，减轻了半导体衬底SUB的上表面TS上的绝缘膜IF1与氧化硅膜OX1之间的步骤。通过在这些膜的上表面尽可能像平坦表面的状态下执行各向同性蚀电极GE和场板电极FP之间的绝缘耐受电