北京航空航天大学《电子电路i》第一章 1.4 fet zqv

场效应晶体管（FET）北京航空航天大学《电子电路I》第一章1.4节Contents本节知识框架场效应晶体管（FET）的类型、原理与分析方法01FET概述与分类体系02结型场效应管JFET的结构与工作原理03绝缘栅型场效应管MOSFET04FET小信号模型与等效参数05FET与BJT对比及总结CHAPTER01FET概述与分类体系理解场效应管在半导体器件谱系中的定位及其核心分类逻辑ActiveSemiconductorDevices半导体器件分类谱系半导体有源器件按载流子类型分为双极型（BJT）和单极型（FET）两大阵营。BJT中电子与空穴同时参与导电，FET仅由多数载流子导电，这一根本差异决定了二者在输入阻抗、噪声、功耗等方面的系统性区别。NPN双极型晶体管实物双极型晶体管BJT电子和空穴两种载流子同时参与导电，故称"双极型"，导电机制复杂但跨导高包含NPN和PNP两种极性结构，电流控制型器件，基极电流控制集电极电流输入阻抗较低（kΩ级），存在少子存储效应导致开关速度受限，温度稳定性较差MOSFET场效应管实物单极型晶体管FET仅多数载流子参与导电，故称"单极型"，导电机制相对简单，无少子存储问题包含JFET和MOSFET两大分支，电压控制型器件，栅极电压控制漏极电流输入阻抗极高（10⁹Ω以上），噪声低、热稳定性好，适合大规模集成电路制造Chapter1.4·FieldEffectTransistorFET分类体系详解FET家族按栅极结构分为JFET和MOSFET两大类。JFET通过PN结反偏控制沟道，仅有耗尽型；MOSFET以氧化物绝缘层隔离栅极，兼具耗尽型和增强型。二者均有N沟道和P沟道之分，共形成六种基本FET器件类型。结型场效应管JFET栅极通过PN结构与沟道相连，利用PN结反偏电压控制导电沟道宽度仅有耗尽型（Depletion），零栅压下已存在导电沟道，需反偏电压才能夹断分为N沟道和P沟道两种极性，输入阻抗可达10⁷Ω以上10⁷Ω绝缘栅型MOSFET栅极通过SiO₂绝缘层与沟道隔离，输入阻抗极高，几乎不取栅极电流耗尽型可正可负栅压调节；增强型零栅压下无沟道，需施加栅压形成NMOS与PMOS各有增强型与耗尽型，四种组合构成CMOS技术基础10¹⁵ΩFET三端命名规则三个电极：栅极G、源极S、漏极D，分别对应BJT的基极、发射极、集电极源极和漏极在物理结构上通常对称，实际电路中根据电流方向区分栅极控制沟道导电能力，源极提供载流子，漏极收集载流子形成输出电流符号约定：箭头方向表示沟道类型，N沟道指向沟道，P沟道背离沟道G·S·DCHAPTER1·FIELDEFFECTTRANSISTORFET与BJT核心差异总览FET与BJT在载流子类型、控制方式、输入阻抗、噪声特性和集成适用性五个维度存在系统性差异。FET的电压控制、高输入阻抗、低噪声特性使其在高阻抗信号源放大和大规模集成电路中具有不可替代的优势。载流子差异BJT为双极型（电子+空穴同时导电），FET为单极型（仅多子导电），无少子存储效应，高频开关特性更优UNIPOLAR控制方式BJT为电流控制（iB控制iC），FET为电压控制（vGS控制iD），栅极几乎不取电流，驱动电路更简单VOLTAGECTRL输入阻抗BJT为kΩ量级，JFET达10⁷Ω以上，MOSFET高达10⁹~10¹⁵Ω，适合高阻抗信号源缓冲与放大10¹⁵Ω噪声与温度FET无少子散粒噪声，噪声系数更低；在零温度系数点附近工作，热稳定性显著优于BJTLOWNOISE集成制造MOSFET结构简单、面积小、静态功耗极低，为VLSI/ULSI主流器件，BJT多用于模拟高性能电路VLSI/ULSIMETHODOLOGY半导体器件分析五步框架分析任何半导体器件都遵循"结构→原理→曲线→模型→参数"的五步方法论。掌握统一分析范式有助于跨器件迁移知识。组成与结构了解器件物理构造、N/P型材料、电极引出及几何结构特征，建立器件的物理图像认知基础Structure工作原理理解载流子运动、偏置方式、截止/放大/饱和/击穿状态，掌握内部物理过程机制Principle特性曲线掌握转移与输出特性曲线，理解各区段含义与大信号表达式，建立定量分析基础Curves小信号模型工作点线性化，推导混合π模型，计算跨导gm等等效参数，用于交流小信号分析Model器件参数极限参数、交流频率特性与直流参数的工程意义，指导实际电路设计与选型ParametersCHAPTER02结型场效应管JFET从物理结构到工作原理，系统掌握JFET的导电机制与特性曲线FET·场效应晶体管N沟道JFET的物理结构N沟道JFET以N型半导体为基底形成导电沟道，两侧扩散P⁺区形成栅极，通过反偏电压控制耗尽区宽度调节沟道电阻与漏极电流。沟道与栅极基底为N型半导体，构成导电沟道；两侧对称扩散高掺杂P⁺区域，相连后引出为栅极GN-TypeBase源极与漏极N型沟道两端引出源极S和漏极D，电流iD从漏极流入、经沟道、从源极流出Source/DrainPN结反偏栅极P⁺区与N型沟道间形成背靠背PN结，正常工作时必须反偏，即vGS≤0vGS≤0P沟道对称P型基底为沟道，两侧N⁺区作栅极，工作时vGS≥0，载流子为空穴vGS≥0符号判别找出沟道竖线，看箭头方向：指向沟道为N沟道，背离沟道为P沟道箭头方向1.4场效应晶体管·FETJFET工作原理：VGS对沟道的控制JFET的核心工作原理是通过栅源反偏电压VGS控制PN结耗尽区宽度，进而调节导电沟道的有效截面积。|VGS|越大，耗尽区越宽、沟道越窄、电阻越大；当|VGS|达到夹断电压VGS(off)时，沟道被完全夹断，漏极电流降为零。01VGS=0时：PN结零偏，耗尽区最窄，导电沟道最宽，DS间电阻最小，相当于一个低值线性电阻。此时沟道完全开启，载流子可自由通过，器件呈现最小导通电阻特性。线性电阻02|VGS|增大时：PN结反偏加深，耗尽区向沟道内部扩展，沟道有效截面积减小，DS间电阻增大。呈现非线性电阻特性，沟道电阻随栅压变化而连续可调，实现电压控制功能。非线性03|VGS|=|VGS(off)|时：两侧耗尽区在沟道中央相遇，沟道被完全夹断。即使VDS≠0，漏极电流iD≈0，器件进入截止状态，实现开关功能。iD≈004夹断电压VGS(off)是JFET关键参数：N沟道为负值，P沟道为正值。其大小取决于沟道掺杂浓度和几何尺寸，典型值如−4V，是器件选型的重要依据。−4VCHAPTER1.4·FETJFET工作原理：VDS对沟道的影响VDS沿沟道产生不均匀的电位分布，导致耗尽区在漏端比源端更宽，沟道呈楔形。当VDS增大使漏端VGD达到夹断电压时发生'预夹断'，此后iD基本不随VDS增加，呈现恒流特性——这是JFET用于放大电路的核心工作区域。01楔形沟道VDS较小时，沟道中电流使各点电位不等，越靠近漏端PN结反压越大，耗尽区漏端宽于源端，沟道呈楔形分布。02可变电阻区沟道仍导通但呈非线性电阻特性，iD随VDS近似线性增长，器件工作在可变电阻区。03预夹断当VDS增大使VGD＝VGS+VSD＝VGS(off)时，漏端沟道恰好被夹断，称为"预夹断"状态。04恒流机制预夹断后VDS继续增大，夹断区向源端延伸，但未夹断区两端电压不变、电场强度变化不大，iD基本恒定。FET·第一章1.4JFET工作状态综合分析JFET的工作状态由VGS和VDS共同决定，核心判据为栅漏电压VGD=VGS+VSD。当VGD>VGS(off)时工作在可变电阻区，VGD≤VGS(off)时进入恒流区。可变电阻区VGD>VGS(off)沟道全程未被夹断，iD随VDS近似线性增长，沟道电阻受VGS控制，可用于压控电阻应用LINEAR恒流区/放大区VGD≤VGS(off)漏端沟道预夹断，iD主要由VGS决定，几乎不随VDS变化，是放大电路的核心工作区SATURATION截止区VGS≤VGS(off)栅源电压使沟道完全夹断，无论VDS多大，iD≈0，器件处于关断状态CUTOFF击穿区VDS过大漏端PN结反偏电压超过击穿电压，发生雪崩击穿，iD急剧增大，正常电路设计中应避免进入此区域BREAKDOWNFIELDEFFECTTRANSISTORN沟道JFET输出特性曲线JFET输出特性曲线族清晰呈现四个工作区域，恒流区内iD主要受VGS控制，是模拟放大电路设计的工作区域。I可变电阻区VDS较小时曲线近似线性，等效电阻受VGS控制；|VGS|越大电阻越大，可作为电压控制的可变电阻使用。II恒流区（放大区）曲线接近平直但略呈斜升，iD由VGS决定、几乎不受VDS影响，斜升源于沟道长度调制效应（参数λ）。III截止区VGS≤VGS(off)时沟道完全夹断，iD≈0；截止区与恒流区的分界线为VDS＝VGS−VGS(off)。IV击穿区VDS过大导致漏端PN结雪崩击穿，iD急剧增大；击穿电压随|VGS|增大而减小，因漏端PN结总反偏压等于VDS+|VGS|。FET·TRANSFERCHARACTERISTICSJFET转移特性与大信号方程JFET转移特性描述恒流区内iD与VGS的抛物线关系，由Shockley方程iD=IDSS(1-VGS/VGS(off))²定量表达。考虑沟道长度调制效应后修正为iD=IDSS(1-VGS/VGS(off))²(1+λVDS)，λ典型值约10⁻²/V。IDSS（饱和漏极电流）VGS=0且工作在恒流区时的漏极电流，是JFET的最大工作电流，也是器件的重要直流参数VGS=0,ID=IDSSShockley方程iD=IDSS(1-vGS/VGS(off))²，描述恒流区内iD与vGS的抛物线关系，适用于N沟道和P沟道JFETiD=IDSS(1−vGS/VGS(off))²沟道长度调制修正考虑λ效应后方程变为iD=IDSS(1-vGS/VGS(off))²(1+λvDS)，特性曲线略呈斜升而非完全平直×(1+λvDS)参数λ的物理含义各条输出特性曲线向外延伸交于vDS轴上一点(-1/λ)，λ越小表示沟道长度调制效应越弱，恒流特性越好−1/λChapter1.4·FETJFET的局限性与MOSFET的引出JFET虽然实现了电压控制和高输入阻抗，但其PN结栅极结构存在三个固有缺陷：输入阻抗不够高、高温性能退化、正偏时栅极电流过大。这些局限性直接推动了绝缘栅型MOSFET的诞生。01输入阻抗局限栅源间电阻约10⁷Ω，在静电计、高精度采样保持等超高阻抗应用中仍嫌不足，无法满足现代电路对输入阻抗的极端要求。10⁷Ω02温度稳定性问题高温下PN结反向漏电流指数增长，栅源间电阻显著下降，器件性能随温度漂移加剧，限制了高温环境下的应用。漏电流↑03正偏栅极风险栅源PN结若误加正向电压（>0.7V），将产生较大栅极电流，不仅丧失高阻抗优势，还可能导致器件过热损坏。>0.7V04MOSFET的解决方案用SiO₂绝缘层取代PN结隔离栅极与沟道，实现真正的电气隔离，彻底消除上述三个问题。10⁹–10¹⁵ΩCHAPTER03绝缘栅型场效应管MOSFET掌握现代集成电路核心器件的结构、分类、工作原理与特性方程场效应晶体管·FET增强型NMOS的物理结构增强型NMOS以P型衬底为基底，两个N⁺区分别为源极和漏极，表面SiO₂绝缘层上覆盖金属/多晶硅栅极。MOS三层结构实现了栅极与沟道的电气隔离，输入阻抗高达10⁹~10¹⁵Ω。01P型衬底与N⁺源漏区—P型衬底（Body/Substrate）作为基底材料，两个高掺杂N⁺区分别引出源极S和漏极D，二者在物理结构上通常对称。N⁺/S·D02SiO₂绝缘层—覆盖在源漏之间的衬底表面，厚度仅数纳米至数十纳米，实现栅极与沟道的完全电气隔离。数nm~数十nm03栅极G—位于绝缘层上方，由金属或重掺杂多晶硅构成，通过栅极电压在衬底表面感应形成导电沟道。Metal/Poly-Si04衬底引线B—通常与源极S短接，确保衬底-源极PN结零偏或反偏，防止寄生三极管效应干扰正常工作。B↔S短接MOSFET晶体管在芯片制造中的实际应用场景MOSFETFundamentals·Chapter1.4增强型NMOS沟道形成机制增强型NMOS的导电沟道由栅极电压感应产生：正栅压排斥P型衬底表面空穴、吸引电子，当VGS超过阈值电压Vth时表面反型为N型，形成连通源漏的反型层沟道。这种"无沟道→有沟道"的增强模式是MOSFET数字逻辑电路的基础。01VGS=0时（截止状态）：源漏之间被P型衬底隔离，形成背靠背PN结，无论VDS极性如何均无导通路径，器件处于截止状态。OFF02VGS>0但<Vth时（亚阈值区）：栅极正电荷排斥表面空穴、吸引电子，衬底表面形成耗尽区但尚未反型，仅有微弱漏电流。弱03VGS≥Vth时（强反型导通）：表面电子浓度超过空穴浓度，P型表面"反型"为N型，形成反型层沟道连通两个N⁺区，器件开始导通。ON04阈值电压Vth（关键参数）：取决于栅氧化层厚度、衬底掺杂浓度、栅极材料功函数和界面电荷密度，典型值0.3~1.5V。VthChapter1.4·FieldEffectTransistor增强型NMOS的三个工作区域增强型NMOS工作区域由VGS和VDS共同决定：截止区无沟道无电流；线性区沟道完整、iD近似线性；饱和区漏端夹断、iD恒定，是模拟放大的核心工作区。01截止区VGS<Vth栅极电压不足以形成反型层沟道，源漏间无导电通路，iD≈0，器件处于关断状态OFF02线性区VDS<VGS−Vth沟道完整连通源漏，iD随VDS近似线性增长，等效电阻受VGS控制LINEAR03饱和区边界VDS=VGS−Vth漏端VGD=Vth，反型层在漏端恰好消失，称为预夹断，是线性区与饱和区的分界PINCH-OFF04饱和区VDS≥VGS−Vth夹断点向源端移动，iD基本不随VDS变化，仅由VGS决定，是模拟放大电路的核心工作区域SATURATIONMOSFETLarge-SignalModel增强型NMOS大信号电流方程增强型NMOS的电流方程在线性区和饱和区有不同形式：线性区iD与VDS近似线性，饱和区iD与(VGS-Vth)²成正比（平方律特性）。跨导参数Kn=½μnCox(W/L)集中反映了器件的材料和几何参数，是电路设计的核心参量。LinearRegion线性区方程iD=μnCox(W/L)[(VGS−Vth)VDS−VDS²/2]，当VDS很小时退化为近似线性关系，呈压控电阻特性。压控电阻SaturationRegion饱和区方程iD=½μnCox(W/L)(VGS−Vth)²，iD与过驱动电压的平方成正比，呈现平方律传输特性。平方律特性Transconductance跨导参数KnKn=½μnCox(W/L)综合反映载流子迁移率、氧化层电容和宽长比，是MOSFET最重要的设计参数之一。核心参数DesignFreedom宽长比W/LW/L是MOSFET设计的核心自由度：增大W提高驱动能力，减小L提高速度和增益，IC设计本质就是确定各管的W/L。W/LFieldEffectTransistor增强型NMOS特性曲线分析增强型NMOS在VGS<Vth时截止、VGS≥Vth后按平方律增长；输出曲线族经历线性区到饱和区的过渡，饱和区略呈斜升反映沟道长度调制效应。01平方律增长VGS<Vth时iD=0（截止），VGS≥Vth后iD按(VGS−Vth)²增长，曲线为开口向上的抛物线02线性区→饱和区以VGS为参变量，每条曲线先线性上升，在VDS=VGS−Vth处转折后趋于平直进入饱和区03沟道长度调制饱和区曲线略呈上翘，有效沟道长度随VDS增大而缩短，iD略有增加04增强vs耗尽增强型NMOS在VGS=0时截止，JFET在VGS=0时导通，是两类器件最直观的差异输出特性曲线族·iD–VDSVth=2V·示意数据，趋势定性准确DepletionNMOS·FET耗尽型NMOS的结构与工作原理耗尽型NMOS预埋正离子，零栅压已存在沟道，正负栅压双向控制电流，在模拟偏置电路中独具优势。01结构差异与增强型结构相同，但SiO₂层中预埋大量正离子，零栅压下已在P型衬底表面感应形成N型反型层沟道。正离子预埋02VGS=0沟道已存在，施加VDS即有电流流过，饱和区电流记为IDSS（零栅压饱和漏极电流），类似JFET工作模式。IDSS03VGS>0·增强模式栅极正电荷吸引更多电子进入沟道，沟道加宽、电阻减小，iD增大，工作在增强模式。iD↑04VGS<0·耗尽截止栅极负电荷排斥沟道中的电子，沟道变窄；当VGS=VGS(off)时沟道完全耗尽，iD≈0。VGS(off)Chapter1.4·FieldEffectTransistorMOSFET四种类型全面对比MOSFET四种基本类型（增强/耗尽×N/P沟道）在零栅压状态、阈值电压极性、载流子类型和电流方向上各有差异。其中增强型NMOS和增强型PMOS构成CMOS互补对，是现代数字集成电路的基础，占据VLSI设计的绝对主流地位。增强型NMOS/PMOSNMOS：Vth>0，VGS>Vth导通，电子为载流子，iD从D到S；零栅压截止，适合数字开关应用PMOS：Vth<0，VGS<Vth导通，空穴为载流子，iD从S到D；与NMOS互补配对构成CMOS反相器等逻辑门Vth≠0·Enhancement耗尽型NMOS/PMOSNMOS：VGS(off)<0，零栅压导通（IDSS），正栅压增强、负栅压耗尽；可用作恒流源负载PMOS：VGS(off)>0，零栅压导通，负栅压增强、正栅压耗尽；应用较少，主要在特殊模拟电路中使用VGS=0→ON·DepletionCMOS技术的核心优势增强型NMOS+增强型PMOS互补：静态时总有一个管子截止，理想情况下静态功耗为零，这是CMOS技术统治VLSI的根本原因Pstatic≈0·VLSIDominantFET·Chapter1.4沟道长度调制效应与修正方程沟道长度调制效应使MOSFET饱和区电流随VDS增大而略有增加，修正因子(1+λVDS)定量描述该效应，λ与沟道长度成反比。01物理机制VDS增大使夹断点向源端移动，有效沟道长度L'=L−ΔL缩短，沟道电阻减小，iD略有增加02修正方程iD=½μnCox(W/L)(VGS−Vth)²(1+λVDS)，λ典型值0.01~0.1/V03输出电阻ro=1/(λIDQ)，反映恒流特性好坏；λ越小、IDQ越小，ro越大，电压增益越高04短沟道效应L缩小到亚微米级时λ显著增大，恒流特性恶化，同时出现速度饱和、热载流子注入等二级效应CHAPTER04FET小信号模型与等效参数在工作点处线性化，建立FET交流等效电路，掌握跨导与输出电阻的物理意义Small-SignalParameterFET跨导gm的推导与物理意义跨导gm=∂iD/∂vGS是FET小信号模型的核心参数，反映栅压对漏极电流的控制能力。增强型MOSFET的gm=2√(Kn·IDQ)，与偏置电流平方根和宽长比平方根成正比。Definition跨导定义gm=∂iD/∂vGS|VDS=const，转移特性曲线工作点处切线斜率，量纲为S（西门子），常用mS或μS∂i/∂vEnhancementMOSFET增强型MOSFET由iD=Kn(VGS−Vth)²求导得gm=2Kn(VGS−Vth)=2√(Kn·IDQ)，与过驱动电压和偏置电流平方根成正比2√(Kn·IDQ)JFETJFET跨导由Shockley方程求导得gm=(−2IDSS/VGS(off))(1−VGS/VGS(off))=gm0√(ID/IDSS)，gm0为零栅压跨导gm0Comparison与BJT对比BJT的gm=ICQ/VT≈38.5·ICQ(mA)，典型值数十mS；FET通常1~10mS，但输入电阻远高于BJT1~10mSChapter1.4·FETSmall-SignalModelFET低频小信号等效电路模型FET低频小信号模型由三要素构成：栅源间近似开路（极高输入电阻）、电压控制电流源gm·vgs（核心放大机制）、漏源间并联输出电阻ro=1/(λIDQ)。模型比BJT更简洁，因为栅极无电流，输入端为纯电压控制。01输入端口rgs→∞栅源间为开路（MOSFET的rgs→∞，JFET的rgs约10⁷~10⁹Ω），栅极不取电流，输入信号为纯电压vgs02受控源gm·vgs电压控制电流源gm·vgs，方向从漏极流向源极（N沟道），将输入电压变化转换为输出电流变化03输出电阻ro=1/(λ·IDQ)ro=VA/IDQ，反映沟道长度调制效应；ro越大恒流特性越好，放大电路的电压增益越高04与BJT对比gm<gm(BJT)FET无基极电阻rbb'和输入电阻rπ，模型更简洁；但gm较低，单级增益通常不如BJTChapter1.4·FETFET高频小信号模型与极间电容FET高频模型在低频模型基础上引入Cgs、Cgd和Cds三个极间电容。其中Cgd通过密勒效应在输入端等效为CM=Cgd(1+|Av|)的大电容，是限制共源放大器高频带宽的主要因素。减小Cgd和采用非反相组态是拓展带宽的关键策略。01栅源电容Cgs栅极与沟道间的氧化层电容在源端的分量，典型值pF级，与器件面积(W·L)成正比pF级02栅漏电容Cgd栅极与沟道间的氧化层电容在漏端的分量，通过密勒效应等效为输入电容CM=Cgd(1+|Av|)，严重限制高频响应Miller03漏源电容Cds漏极与衬底间PN结的结电容，在饱和区较小，影响输出端的高频阻抗和极点位置PN结04频率参数fT特征频率fT=gm/(2π(Cgs+Cgd))，表示电流增益降为1的频率，是衡量FET高频能力的核心指标gm/2πCChapter1.4·FieldEffectTransistorFET关键参数与工程选型要点FET参数体系涵盖极限参数（耐压/耐流/功耗）、直流参数（Vth/IDSS）和交流参数（gm/极间电容/fT）三大类。MOSFET栅氧化层极易被静电击穿，使用和存储中必须严格防静电，这是工程实践中最需注意的可靠性问题。极限参数V(BR)DS最大漏源电压—超过则漏端PN结击穿，电路设计须留20%以上裕量VGS(max)最大栅源电压—栅氧化层极薄（nm级），过压击穿不可恢复，典型极限±20VID(max)与PD(max)—最大漏极电流和耗散功率，决定器件电流驱动能力和散热设计要求直流与交流参数Vth/VGS(off)—增强型MOSFET阈值电压或JFET/耗尽型夹断电压，决定偏置电路设计gm跨导与ro输出电阻—决定单级放大电压增益Av=-gm(ro‖RL)，模拟设计核心指标Ciss/Coss/Crss—输入/输出/反向传输电容，影响开关速度与高频响应，功率MOSFET选型尤为关键工程选型速查核心增益公式Av=−gm(ro‖RL)20%耐压裕量VDS设计值应低于V(BR)DS的80%±20V栅极电压极限MOSFET栅氧化层击穿后不可恢复nm栅氧化层厚度极薄绝缘层，静电敏感，须严格防护使用和存储中必须严格防静电，栅极悬空时最易受损CHAPTER05FET与BJT对比及应用总结从器件物理到电路设计，全面比较两类晶体管的优劣势与适用场景COMPARISON·CHAPTER1.4FET与BJT十维度全面对比FET与BJT在控制方式、输入阻抗、噪声、温度稳定性、集成度等十个维度各有优劣。FET在电压控制、高输入阻抗、低噪声和高集成度方面占优，BJT在高跨导、高增益和高速模拟电路方面更有优势，二者在现代电子系统中互补共存。对比维度FET（场效应管）BJT（双极型晶体管）载流子类型单极型（仅多子导电）双极型（电子+空穴）控制方式电压控制（vGS控制iD）电流控制（iB控制iC）输入阻抗极高（10⁷~10¹⁵Ω）较低（kΩ级）跨导gm较低（1~10mS）较高（数十mS）噪声系数低（无少子散粒噪声）较高（存在散粒噪声）温度稳定性好（存在零温度系数点）较差（β和VBE温漂大）开关速度快（无少子存储效应）较慢（存在存储时间）集成适用性极高（VLSI/ULSI主流）较低（面积大、功耗高）抗静电能力差（栅氧化层易击穿）较好（PN结耐受性强）典型应用数字IC、高阻放大、低噪放高性能模拟、射频功放数据来源：北京航空航天大学《电子电路I》·FET在高阻抗、低噪声、高集成度场景占优；BJT在高增益、高速模拟电路中更具优势ApplicationScenariosFET典型应用场景分析FET凭借电压控制、高输入阻抗、低噪声和优异开关特性，在数字IC、高阻放大、低噪放、模拟开关和功率变换五大领域占据核心地位。先进工艺节点芯片·单芯片集成超百亿晶体管MOSFET源极跟随器用于示波器探头前端·1MΩ/15pF01·DigitalIC数字集成电路01CMOS逻辑门（反相器/与非门/或非门）由增强型NMOS+PMOS互补构成，静态功耗近零，是现代CPU/存储器的基础02先进工艺节点（3nm/5nm）采用FinFET和GAA环绕栅极结构，延续摩尔定律，单芯片集成超百亿晶体管02·Analog&Mixed-Signal模拟与混合信号电路01高输入阻抗缓冲器：MOSFET源极跟随器用于示波器探头（1MΩ/15pF）、pH计等生化传感器前端02低噪声前置放大：JFET用于专业音频话筒前置放大器、射电望远镜接收机前端，噪声系数可低至1dB以下03模拟开关/传输门：CMOS传输门实现信号路由和采样保持，广泛用于ADC/DAC和数据选择器FET·CHAPTER