数字逻辑知识点总结

数字逻辑知识点总结一、数制与编码1.1常用数制数字系统中，常用的数制包括二进制、八进制、十进制和十六进制。*二进制：基数为2，仅用0和1表示，是数字电路的物理基础，因为电路的通断、电平高低等两种状态天然对应二进制。*十进制：基数为10，是人类日常生活中最习惯的计数方式，在数字系统的输入输出环节经常需要与二进制进行转换。*十六进制：基数为16，使用0-9及A-F（或a-f）表示。由于其与二进制转换便捷（一位十六进制对应四位二进制），广泛用于程序设计、存储器地址表示等。1.2数制转换不同数制间的转换是数字逻辑的基本操作。*R进制转十进制：按权展开相加法。将R进制数的每一位乘以其对应的权值（R的i次幂，i由小数点位置确定），然后求和。*十进制转R进制：整数部分采用“除R取余，逆序排列”法；小数部分采用“乘R取整，顺序排列”法。*二进制与十六进制互换：二进制转十六进制，整数部分从右向左每四位一组，小数部分从左向右每四位一组，不足四位补零，然后每组用一位十六进制数表示。十六进制转二进制则反之，每位十六进制数用四位二进制数表示。1.3编码编码是将信息（数字、文字、符号等）转换为适合数字系统处理的特定二进制代码的过程。*BCD码：二-十进制编码，用四位二进制数表示一位十进制数（0-9）。常用的有8421码、2421码、余3码等，其中8421码因各位权值分别为8、4、2、1而得名，应用最广。*ASCII码：美国信息交换标准代码，用于表示英文字符、数字及控制符号，通常采用七位二进制编码，可表示128种不同字符。*格雷码：一种无权码，其特点是相邻两个代码之间仅有一位二进制数不同。这一特性使其在减少数字系统状态转换时的错误方面有重要应用，如绝对值编码器。二、逻辑代数基础2.1基本逻辑运算逻辑代数是描述和分析数字逻辑电路的数学工具，其变量称为逻辑变量，取值只有0和1（代表两种对立的逻辑状态，如真/假、是/否、高/低）。*与运算（AND）：当所有输入均为1时，输出才为1；否则输出为0。运算符号为“·”或“∧”。*或运算（OR）：当任一输入为1时，输出即为1；只有所有输入均为0时，输出才为0。运算符号为“+”或“∨”。*非运算（NOT）：输入为1时输出为0，输入为0时输出为1，实现逻辑否定。运算符号为“¬”或变量上方加“—”。2.2复合逻辑运算由基本逻辑运算组合可构成复合逻辑运算。*与非运算（NAND）：先与后非。只要输入有0，输出即为1；只有输入全为1时，输出才为0。*或非运算（NOR）：先或后非。只要输入有1，输出即为0；只有输入全为0时，输出才为1。*异或运算（XOR）：两个输入相异时输出为1，输入相同时输出为0。运算符号为“⊕”。*同或运算（XNOR）：两个输入相同时输出为1，输入相异时输出为0。运算符号为“⊙”，它是异或运算的非。2.3逻辑代数的基本定律和规则逻辑代数遵循一系列基本定律和规则，是进行逻辑函数化简和变换的依据。*基本定律：包括交换律、结合律、分配律、0-1律、互补律、重叠律、吸收律、摩根定律（反演律）等。其中摩根定律尤为重要，即：¬(A·B)=¬A+¬B和¬(A+B)=¬A·¬B。*基本规则：包括代入规则、反演规则和对偶规则。代入规则允许将逻辑等式中的某一变量用另一逻辑式替换；反演规则用于求逻辑函数的反函数；对偶规则则有助于从一个已知的逻辑等式推导出另一对偶等式。2.4逻辑函数的表示方法逻辑函数描述了输入逻辑变量与输出逻辑变量之间的因果关系，常用表示方法有：*真值表：将输入变量的所有可能组合及其对应的输出值列成表格，直观明了，但变量多时表格庞大。*逻辑表达式：用与、或、非等运算符号将输入变量组合起来表示输出函数，便于运算和化简。*卡诺图：一种图形化的真值表，将最小项按相邻原则排列，适用于变量数较少（通常≤4）时的逻辑函数化简。*逻辑图：用逻辑门符号构成的电路图，是从逻辑表达式到硬件实现的桥梁。三、逻辑函数化简逻辑函数化简的目的是获得最简逻辑表达式，从而减少实现电路所需的逻辑门数量和种类，降低成本，提高电路可靠性和工作速度。3.1代数化简法运用逻辑代数的基本定律和规则对逻辑表达式进行化简。常用方法有：*并项法：利用A+¬A=1，将两项合并为一项，并消去一个变量。*吸收法：利用A+AB=A，消去多余的乘积项AB。*消去法：利用A+¬AB=A+B，消去乘积项中的多余变量¬A。*配项法：通过添加A·¬A（=0）或A+¬A（=1）等项，创造新的合并条件。代数化简法技巧性强，需要对定律规则熟练掌握并灵活运用。3.2卡诺图化简法卡诺图是一种将最小项（或最大项）按特定规则排列的方格图，每个方格对应一个最小项（或最大项）。*最小项：n个变量的逻辑函数中，包含全部n个变量的乘积项，每个变量以原变量或反变量形式出现且仅出现一次。*卡诺图构成：n变量卡诺图有2ⁿ个方格。对于二变量、三变量、四变量卡诺图，其方格的行、列坐标采用格雷码排列，以保证相邻方格（包括上下、左右及首尾行/列）对应的最小项仅有一个变量不同（相邻性）。*化简步骤：将逻辑函数填入卡诺图；按2ⁿ个相邻1格（代表最小项为1）组成矩形或正方形包围圈（卡诺圈），包围圈越大越好，个数越少越好，每个1格可被多个圈包围，但每个圈至少包含一个新的1格；将每个包围圈对应的乘积项相加，即得最简与或表达式。卡诺图化简法直观易懂，规律性强，是手工化简中小规模逻辑函数的有效方法。3.3具有无关项的逻辑函数化简在某些实际问题中，逻辑函数的部分输入组合（最小项）不会出现，或出现时对输出无规定（称为无关项或任意项）。在化简时，合理利用这些无关项（既可视为0也可视为1），能得到更简的结果。在卡诺图中，无关项常用“×”或“d”表示。四、组合逻辑电路组合逻辑电路是指任意时刻的输出仅取决于该时刻的输入，而与电路原来的状态无关的逻辑电路。其基本单元是逻辑门。4.1组合逻辑电路的分析与设计*分析：已知逻辑电路图，确定其逻辑功能。步骤通常为：写出各输出端的逻辑表达式→化简表达式→列出真值表→分析真值表，概括电路功能。*设计：已知逻辑功能要求，设计出实现该功能的逻辑电路。步骤通常为：分析设计要求，确定输入输出变量→列出真值表→写出逻辑表达式并化简→根据化简后的表达式画出逻辑图→（可选）进行电路优化或变换，以适应特定门电路类型。4.2常用组合逻辑电路模块*编码器：将输入的多个电平信号（通常为高电平有效或低电平有效）转换为对应的二进制代码。如普通编码器（任一时刻只有一个输入有效）、优先编码器（允许多个输入同时有效，但只对优先级最高的输入编码）。*译码器：将输入的二进制代码转换为对应的输出信号（通常是唯一的一个有效电平）。如二进制译码器、二-十进制译码器。显示译码器是一类特殊的译码器，用于驱动数码管显示数字，如BCD-七段显示译码器。*数据选择器（MUX）：根据地址输入信号，从多个数据输入中选择一个送至输出端。其功能类似于单刀多掷开关。*加法器：实现算术加法运算。半加器（不考虑低位进位）、全加器（考虑低位进位）。多位加法器可由全加器级联构成（串行进位加法器），为提高速度可采用超前进位加法器。*比较器：比较两个数字的大小，输出比较结果（A>B、A<B、A=B）。4.3组合逻辑电路中的竞争冒险竞争冒险是组合逻辑电路中，由于门电路的传输延迟和输入信号变化的不同步，可能导致输出端产生不应有的尖峰脉冲（干扰信号）的现象。*产生原因：当逻辑门的两个或多个输入信号同时发生变化，且经过不同路径到达输入端时，由于传输延迟不同，可能导致输出端出现短暂的错误状态。*消除方法：接入滤波电容（对窄脉冲有效）、引入选通脉冲（在电路稳定后采样输出）、修改逻辑设计（增加冗余项，消除互补变量同时变化的情况）。五、时序逻辑电路时序逻辑电路与组合逻辑电路的根本区别在于，其输出不仅取决于当前的输入，还与电路原来的状态（历史输入）有关。因此，时序电路必须包含存储电路（触发器）。5.1触发器触发器是构成时序逻辑电路的基本存储单元，能存储一位二进制信息（0或1）。其状态（输出）不仅与输入有关，还与触发信号（时钟信号CLK）有关。*基本RS触发器：由两个与非门或或非门交叉耦合构成，输入为直接置位端（S）和直接复位端（R），存在约束条件（RS=0）。*同步RS触发器：在基本RS触发器基础上增加了时钟控制端，只有当时钟信号有效时，输入信号才能影响触发器状态。仍存在约束条件。*JK触发器：克服了RS触发器的约束条件，具有置0（J=0,K=1）、置1（J=1,K=0）、保持（J=0,K=0）、翻转（J=1,K=1）四种功能，应用广泛。*D触发器：只有一个数据输入端D，当时钟有效时，输出Q=D。其逻辑功能简单，抗干扰能力强，常用于数据锁存和移位寄存器。*T触发器：当T=1时，每来一个时钟脉冲，触发器状态翻转一次；当T=0时，状态保持不变。可由JK触发器（令J=K=T）或D触发器转换得到。触发器的触发方式有电平触发（高电平或低电平有效）和边沿触发（上升沿或下降沿有效）。边沿触发器能有效避免空翻现象，应用更广泛。5.2时序逻辑电路的分析时序逻辑电路的分析是根据给定的电路图，确定其状态转换规律和逻辑功能。*电路组成：通常包含组合逻辑电路和存储电路（触发器），有时还包含输出电路。*分类：按时钟信号是否统一，分为同步时序电路（所有触发器共用同一时钟）和异步时序电路（各触发器时钟不同步或部分无统一时钟）。按输出是否与输入直接相关，分为米利型（Mealy）时序电路（输出取决于当前输入和当前状态）和摩尔型（Moore）时序电路（输出仅取决于当前状态）。*分析步骤：通常包括写出驱动方程（触发器输入信号表达式）、输出方程（电路输出信号表达式）、状态方程（将驱动方程代入触发器特性方程得到）；列出状态转换表；画出状态转换图和时序图；分析电路功能。5.3常用时序逻辑电路模块*寄存器：用于存储二进制数据或指令。基本寄存器由D触发器构成，每个触发器存储一位数据。*移位寄存器：不仅能存储数据，还能在时钟脉冲作用下使数据按位左移或右移。有单向移位寄存器（左移或右移）和双向移位寄存器。可用于数据串并转换、延时、产生序列信号等。*计数器：用于对脉冲信号进行计数。按计数进制可分为二进制计数器、十进制计数器（BCD码计数器）、任意进制计数器；按计数方向可分为加法计数器、减法计数器、可逆计数器；按触发方式可分为同步计数器和异步计数器。集成计数器功能丰富，通常带有预置数、清零、计数使能等控制端，便于灵活应用和扩展。六、脉冲产生与整形电路在数字系统中，需要稳定的时钟脉冲信号以及对不规则脉冲进行整形。6.1单稳态触发器单稳态触发器具有一个稳态和一个暂稳态。在外加触发信号作用下，电路从稳态翻转到暂稳态，经过一段时间后自动返回稳态。暂稳态持续时间由电路参数（RC时间常数）决定。常用于脉冲整形（将不规则脉冲变为宽度和幅度固定的脉冲）、延时、定时等。6.2多谐振荡器多谐振荡器是一种自激振荡电路，没有稳态，只有两个暂稳态，能自行在两个暂稳态之间交替转换，产生周期性的矩形脉冲信号。其振荡频率由电路参数（RC时间常数）决定。是数字系统中提供时钟脉冲的核心电路。6.3施密特触发器施密特触发器是一种特殊的双稳态电路，其输出状态的转换取决于输入信号的电平值。它具有回差特性（滞回特性），即输入信号上升过程中的转换电平（上门槛电压V_T+）与下降过程中的转换电平（下门槛电压V_T-）不同。这一特性使其具有