GB/T 43536.3-2026三维集成电路第3部分：硅通孔模型及测试方法

ICS31200

CCSL.56

中华人民共和国国家标准

GB/T435363—2026/IEC63011-32018

.:

三维集成电路第3部分硅通孔模型及

:

测试方法

Threedimensionalinteratedcircuits—Part3Modelandmeasurement

g:

methodsofthrough-siliconvia

IEC63011-32018Interatedcircuits—Threedimensionalinteratedcircuits—

(:,gg

Part3Modelandmeasurementconditionsofthrouh-siliconviaIDT

:g,)

2026-07-30发布2027-02-01实施

国家市场监督管理总局发布

国家标准化管理委员会

GB/T435363—2026/IEC63011-32018

.:

目次

前言

…………………………Ⅲ

引言

…………………………Ⅳ

范围

1………………………1

规范性引用文件

2…………………………1

术语定义和缩略语

3、………………………1

表征特性的测试方法

4TSV……………2

附录资料性解释说明

A()………………6

Ⅰ

GB/T435363—2026/IEC63011-32018

.:

前言

本文件按照标准化工作导则第部分标准化文件的结构和起草规则的规定

GB/T1.1—2020《1:》

起草

。

本文件是三维集成电路的第部分已经发布了以下部分

GB/T43536《》3。GB/T43536:

第部分术语和定义

———1:;

第部分微间距叠层芯片的校准要求

———2:;

第部分硅通孔模型及测试方法

———3:。

本文件等同采用集成电路三维集成电路第部分硅通孔模型及测试方

IEC63011-3:2018《3:

法

》。

本文件做了下列最小限度的编辑性改动

:

为与现有标准协调将标准名称改为三维集成电路第部分硅通孔模型及测试方法

———,《3:》。

请注意本文件的某些内容可能涉及专利本文件的发布机构不承担识别专利的责任

。。

本文件由中华人民共和国工业和信息化部提出

。

本文件由全国集成电路标准化技术委员会归口

(SAC/TC599)。

本文件起草单位中国电子技术标准化研究院华进半导体封装先导技术研发中心有限公司工业

:、、

和信息化部电子第五研究所厦门优讯芯片股份有限公司深圳市埃芯半导体科技有限公司苏州科阳

、、、

半导体有限公司物元半导体技术青岛有限公司珠海硅芯科技有限公司

、()、。

本文件主要起草人李锟王琪孙鹏陈天放杨晓锋林智张宸睿吕军陈为玉赵毅范剑峰

:、、、、、、、、、、。

Ⅲ

GB/T435363—2026/IEC63011-32018

.:

引言

三维集成电路拟由个部分构成

GB/T43536《》3。

第部分术语和定义目的在于规范和指导使用硅通孔技术的叠层芯片在生产制造以及

———1:。、

测试

。

第部分微间距叠层芯片的校准要求目的在于为使用硅通孔技术的叠层芯片在生产制造

———2:。

过程中的垂直堆叠校准给出可操作可证实的程序

、。

第部分硅通孔模型及测试方法目的在于为使用硅通孔进行叠层封装的芯片质量提供可

———3:。

规范化的要求

。

Ⅳ

GB/T435363—2026/IEC63011-32018

.:

三维集成电路第3部分硅通孔模型及

:

测试方法

1范围

本文件规定了进行数字信号收发的硅通孔的电气特性参考模型用于三维集成电路

(TSV),(3D

接口设计并描述了中表征特性的电阻和电容的测试方法

IC),3DICTSV。

适用于本文件的三维集成电路如下

:

应用数字消费和移动设备

———:;

工作电压

———:0.1V~5.0V;

工作频率小于

———:2.0GHz。

本文件不适用于测试设备图是一个多芯片互连系统的典型示例用于后续规范的说明

。1,。

图1多芯片互连系统的典型示例

2规范性引用文件

下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款其中注日期的引用文